【正文】 25 所示： (324)expsat,sat,0tT??????? (325)exp0?Canali 模型中驅動力 F 可以用與載流子電流方向平行的電場分量表示，也可以用準費米勢的梯度表示，分別如式 326 和式 327 所示，其中式中下標 c 是空穴 h 或電子 e. (326)????????ccjE (327)c??F如果前面的傳輸方程選擇了流體力學模型，則高場飽和模型有三種：基本模型、MeinerzhagenEngl 模型、Hydrodynnamic Canali 流子溫度的比值來描述高場飽和，如式 328 所示；Hydrodynnamic Canali 模型是Canali 模型的修改版本，使之適應流體力學模型，表達式如式 329 所示，W c和 Wo分別是載流子熱能量與晶格熱能量， 為能量弛豫時間，V sat和 β 表達式及默認參數(shù)與ce,?Canali 模型相同，MeinerzhagenEngl 模型表達式如式 330 所示，V sat表達式及默認參數(shù)與 Canali 模型相同，β 的表達式與 Canali 模型相同，但默認參數(shù)設置與 Canali 模型不相同. (328)???????c0lowT? (329)????????? 22020221 ?????? ????????????????? satce,lowsatce,lowl VqWVqW (330)?????1201???????????????satce,lowlq4) 描述界面位置處載流子遷移率的退化模型江南大學學士學位論文22描述界面位置處載流子遷移率的退化模型有：Lombardi 模型、University of Bologna ESD 防護器件需要流通大電流，一般都設計使電流從體內(nèi)流過，因此該部分的散射對 ESD 防護器件中的遷移率影響不大.（3） 其他模型1) 基于活化能變化的電離模型常溫條件下，對于深能級雜質而言（能級深度超過 eV），則會出現(xiàn)不完全電離的情況 .因此，銦（受主雜質）在硅中，氮（施主）和鋁（受主）在氮化硅中，若要研究低溫條件下旳摻雜行為，Sentaurus Device 嵌入了基于活化能變化的電離模型.2) 熱載流子注入模型 EEPROMS 器件執(zhí)行寫 Device 提供了一個用戶自定義模型 PMI(Physical Model Interface），此外還提供了兩種熱載流子注入模型：經(jīng)典的 lucky 電子注入模型和 Fiegna 熱載流子注入模型，其描述式分別為式 331 和式 332. (331)??dxyEPyxJI ??????????Brεinsng ?, (332)??sgfVPqI ????????Binsg3) 隧道擊穿模型在一些器件中，隧道擊穿的發(fā)生會導致漏電流的形成，對器件的電學性能造成影響.在 Sentaurus Device 模塊中有三種隧道擊穿模型：非局域隧道擊穿模型、直接隧道擊穿模型、FowlerNordheim 隧道擊穿模型.4) 應力模型器件結構內(nèi)部機械應力的變化，可以影響材料的功函數(shù)、界面態(tài)密度、載流子遷移，可以由式 333 和式 334 進行分析： (333)??????????????????cCiCniKTEIKTE1exp3030 (334)vVicinIV3030應力變化引起的載流子遷移率的變化，由式 335 和式 336 描述：靜電放電（ESD）保護器件的模擬與仿真23 (335)???????? ??????????? 1exp/210 KTEmN CiNtIi? (336)?? ?????????/ iPh05) 量子化模型Sentaurus Device 提供了四種量子化模型.Van Dot 模型：僅適用于硅基 MOSFET 部的量子化效應及其在最終特性中的反映.一維薛定諤方程：用來進行 MOSFET、量子阱和超薄 SOI 結構特性的仿真.密度梯度模型：用于 MOSFET 器件、量子阱和超薄 SOI 結構的仿真，可以描述器件的.修正后的局部密度近似模型：該模型數(shù)值計算效率較高，比較適用于三維器件的物理特性仿真.靜電放電（ESD）保護器件的模擬與仿真24靜電放電（ESD）保護器件的模擬與仿真25第 4 章 常用 ESD 防護器件的仿真與分析使用 Sentaurus TCAD 仿真工具，首先用工藝仿真工具 Sentaurus Process 按照工藝流程進行器件結構的制造，接著用 Sentaurus Strucure Editor 對器件結構進行網(wǎng)格劃分，然后用 Sentaurus Device ESD 情況下，器件的瞬態(tài)仿真難以收斂性， BJT、LSCR、N+_MLSCR防護器件的仿真，找出 ESD 保護器件在 ESD 應力下的內(nèi)部電場分布、電流密度及流向等相關物理參量的變化，分析 ESD 保護器件在防護過程中的工作機理，不僅可以縮短研發(fā)周期，而且對研究工作具有重要意義. BJT 的仿真與分析雙極型晶體管在通常情況下有較大的驅動電流，工作時，需要保持一個較高的 Vce (PNP)的器件結構如圖 41 所示：圖 41 雙極型晶體管（PNP）的結構圖雙極型晶體管在 ESD 42 所示，其中，C,E 分別對應要進行 ESD 保護的通路的二端.CTER e x t江南大學學士學位論文26圖 42 雙極型晶體管運用于 ESD 保護結構當 ESD 沖擊發(fā)生時 CB 結反偏，初始時 CB 結處于高阻區(qū)；隨著集電極電壓升高到BVCBO時，CB 結雪崩，從圖 43 中也可以看出：在 ESD 應力下，雙極型晶體管的電場主要分布在其發(fā)射極和集電極，集電極的電場最強，使 IC 上升，電阻的存在， BE 結電壓升致 左右時，BE 結開始導通，發(fā)射區(qū)注入的電子進入反偏的 CB 結，增加了空穴電子對，形成正反饋，使整個基區(qū)成為電導調(diào)制區(qū)，V α 開始減小，出現(xiàn)所謂的“回掃” （Snapback） 曲線如圖44 所示，其中 VT1，I T1分別對應 ESD 沖擊出發(fā)時，CE 端的觸發(fā)電壓和集電極觸發(fā)電流.VSP代表 CE 端的回掃電壓.43 雙極型晶體管的電場分布VIVX PVT 1, IT 1圖 44 回掃擊穿的 IV 特性曲線.靜電放電（ESD）保護器件的模擬與仿真27 LSCR 的仿真與分析橫向 SCR 結構是一種最基本的 SCR 45 為 ESD 保護電路中橫向 SCR 結構 46 為 LSCR 的器件結構，其中，N 阱中的 P+擴散區(qū)引出 SCR的陽極，與之相鄰的 N+擴散區(qū)為 N pad(芯片上的壓焊點)型襯底上面的 N+擴散區(qū)引出陰極，它和襯底的歐姆接觸 P+ 結構可等效為兩個晶體管（圖 45 中的 PNP 晶體管 NPN 晶體管 Q2）構成的正反饋結構.圖 45 SCR 結構的剖面圖和等效電路圖圖 46 LSCR 的器件結構在 LSCR ESD 防護器件仿真的過程中，為了提高仿真精度，并為進一步的器件仿真奠定基礎，需要在離子注入?yún)^(qū)域、PN 結區(qū)域、表面區(qū)域等電流相對集中的區(qū)域或材料邊界區(qū)域設置比較細致的網(wǎng)格，另外在器件底部（有背部工藝例外）等較為無關緊要的區(qū)域設置的網(wǎng)格粗糙，可以減少網(wǎng)格結點數(shù)、 47 所示.江南大學學士學位論文28圖 47 LSCR 的網(wǎng)格布局圖圖 48 為 SCR ，P+N 結和 PN+結均為零偏，阱襯結反偏，SCR ，只能通過較小的電流（圖 48 中曲線①段）.若外加電壓增大到使阱襯結上的壓降到達雪崩擊穿電壓時，阱襯結發(fā)生雪崩擊穿（從圖 49 中可以看出，在 LSCR 器件內(nèi)部，N 阱和 P 阱之間的電場最強，因此最容易擊穿）.擊穿電流流經(jīng)襯底和阱的寄生串聯(lián)電阻產(chǎn)生的壓降，使P+N 結和 PN+結由零偏變?yōu)檎丝?SCR SCR電壓的下降(圖 48 中曲線②段)， 的觸發(fā)對應兩個等效雙極晶體管都進入正向導通，它們構成的正反饋結構使電流反復放大，兩個晶體管進入飽和區(qū)，SCR ，SCR 始終開啟，內(nèi)阻保持較小的值，因此，電壓仍維持在很低的水平(圖 48 中曲線③段).當外加電壓為負時，SCR 的 IV 特性與二極管的反向特性相似.VI( 1 )( 2 )( 3 )維 持 區(qū)觸 發(fā) 點0圖 48 LSCR 的 IV 特性曲線靜電放電（ESD）保護器件的模擬與仿真29圖 49 LSCR 的電場分布由圖 410 可以看到 LSCR 在 ESD 應力沖擊下的觸發(fā)路徑，N 阱與 P 阱交界處的電流密度最大，且逐步向外擴散，電流從電流密度大的區(qū)域流向電流密度小的區(qū)域.圖 410 LSCR 的電流密度分布由上述原理可以看出，LSCR 內(nèi)，并且在 ESD 保護過程中的功耗較低，發(fā)熱量較小. N+_MLSCR 的仿真與分析在不增加集成電路制造成本的基礎上，為了降低傳統(tǒng) LSCR 的開啟電壓，有效提高其ESD 防護能力，人們提出了一種簡單而實際有效的改進結構， 411 是 N+橋改進江南大學學士學位論文30式橫向 SCR(Modified Lateral Silicon Controlled Rectitier, MLSCR) 412 為 N+_MLSCR 的器件結構.S T I S T IS T I S T IN + P + N + P +P S U BA n o d eC a t h o d eN W E L L P W E L LN +S T IS T I圖 411 N+橋改進型橫向可控硅的剖面圖圖 412 N+_MLSCR 器件的結構圖 413 顯示了 MLSCR 與傳統(tǒng) LSCR 的 I—V 特性曲線的比較，MLSCR 的開啟電壓比傳統(tǒng) LSCR 的開啟電壓下降了 70%左右，這正是嵌入的 N+大大降低了雪崩擊穿電壓的結果（如圖 414 所示，雪崩擊穿點在電場最強的嵌入的 N+和 P 阱相交處，與圖 49 相比。20 ns．每次測試在管腳正負打擊三次， V的 HBM 電壓相當于 A 打擊測試是檢測 IC 的 ESD 耐壓，而不是洞察其失效機理，因為它僅僅是報告芯片是否能通過給定 ESD 電壓打擊值.根據(jù)具體要求，通過在電腦終端軟件設定 ZAPMASTER 可以對 IC 產(chǎn)品進行步進電壓或者恒定電壓的 ESD ：開路失效(OC)、包絡線失效(ENV)和短路失效(SG).當被打靜電放電（ESD）保護器件的模擬與仿真11擊管腳之間加上的電壓為工作電壓的 倍時，直流通路電流達到 1μA 時定義為失效，包絡線的有效范圍是指在定義的失效電流正負 15%通過電腦終端設置在每三個正負脈沖打擊完畢后檢測，或者只在單個正或者負脈沖打擊完畢后檢測. TLP 技術的 ESD 測試方法芯片的 ZAPMASTER ESD 質量檢測得到的只是其 ESD ESD 防護性能需要全面掌握防護器件的電學參數(shù)，而且一種典型的描述模型或單個工作優(yōu)良系數(shù)并不能保證其能通過所有的 EOS/ESD CDM 模型檢測卻在做 HBM 模型 HBM 模型測試下有 1 kV 和 2~6 kV 的 ESD 耐壓，卻在 1~2 kV 的范圍內(nèi)失效 [4].如何準確測量 ESD 加熱，不能代表 ESD 事件的瞬態(tài)特性，因此在 ESD 防護器件的研究中，脈沖特性是必要 ESD 事件下，其電流電壓和時間的特性稱為動態(tài)或準靜態(tài)特性，在研發(fā) ESD 防護器件中，TLP 210 描述了待測器(Device Under Test，DUT)的脈沖特性，遞增的脈沖信號加載在 DUT 上，此處為一個回滯(Snapback)特性的 NMOS 管防 TLP IV 曲線中可知此 NMOS 管的觸發(fā)點，維持點和熱擊穿點，以及 NMOS 管的導通電阻和漏電流 [4].圖 210 連續(xù)脈沖方波的脈沖特性原理4002 型 TLP 測試儀是美國 Barth 電子公司制造的，其主要組成部分有：Barth 40031傳輸線脈沖產(chǎn)生器控制盒、Tekronix 500 MHz 數(shù)字示波器、Keithley 487 皮安/電壓源和斯坦福 PS350 高壓電源供應器 .其系統(tǒng)構架通過通用儀器總線(GPIB)由控制器控制，系統(tǒng)框圖如圖 211 型 TLP 測試系統(tǒng)產(chǎn)生的脈沖波的上升時間可調(diào)整為 ns，2 ns 和 10 ns，脈寬可調(diào)為 75 ns 或 100 ，可對圓片或者封裝好的測試器件或芯片進行測試.江南大學學士學位論文12C o n t r o l B o xH P P C amp。 Grid。s ability to prevent from the static, also concentrates on the