【正文】 ff=00000000。event and clk=39。 then if (recount=39。 else t_ff=t_ff1。 case conv_integer(t_ff) is when 0=led(24 downto 0)=1000000000000000000000000。 …… when 23=led(24 downto 0)=1111111111111111111111110。這段程序是采用的就是查表的方法并且利用發(fā)光二極管進行倒計時顯示,如圖10所示:當(dāng)綠燈點亮開始計數(shù)后，load就會將減1后的值賦給t_ff，之后t_ff又會從case語句中查找到相對應(yīng)的值再賦給led顯示所剩余的時間。但為了配合高峰時段，防止交通擁擠，有時還必須使用手動控制，即讓交通警察自行指揮交通。經(jīng)仿真后得到的時序圖(見圖12)：圖12 紅綠燈信號控制電路時序圖圖12顯示的是第三種狀態(tài)時東西方向紅燈亮、南北方向綠燈亮。因此，可以設(shè)計一個子程序來滿足程序設(shè)計的需求。u VHDL數(shù)據(jù)類型說明：主要用于在整個設(shè)計中通用的數(shù)據(jù)類型。經(jīng)仿真后得到的時序圖(見圖13)：圖13 連接各個模塊后的時序圖 連接各個模塊后的時序圖(見圖13)是綜合了上述4個模塊后仿真出來的波形。本設(shè)計采用了VHDL硬件描述語言文本輸入方式，在確立總體預(yù)期實現(xiàn)功能的前提下，分層次進行設(shè)計。但由于經(jīng)驗上的不足，有些地方還需要做進一步地改善。致謝附件附錄一 信號燈程序指令表1. 南北方向2. 東西方向附錄二 數(shù)碼管顯示程序指令表1. 南北方向附錄三：紅綠燈交通信號系統(tǒng)的VHDL程序代碼定義使用到的包/庫LIBRARY IEEE。定義輸出（位）（假設(shè)為M表示東西方向，B表示南北方向）END JTDKZ。定義變量S取值0~29VARIABLE CLR,EN:BIT。)THEN CLK上升沿到IF CLR=39。039。 EN=39。時S保持不變ELSE S:=S+1。139。MY=39。在狀態(tài)A時，東西方向（綠燈亮，紅/黃燈滅），南北方向（紅燈亮，黃/綠燈滅）BR=39。BG=39。THEN 當(dāng)無人工控制時IF S=29 THEN 計時到30秒后，轉(zhuǎn)到狀態(tài)B，CLR=39。039。CLR:=39。計時不到30秒時，繼續(xù)執(zhí)行A狀態(tài)，END IF。039。EN:=39。139。WHEN B=MR=39。MG=39。BY=39。IF S=3 THEN 計時3秒后，轉(zhuǎn)到狀態(tài)C.........STATE=C。039。EN:=39。139。039。039。139。EN:=39。139。ELSIF SB=39。時直接跳到DSTATE=D。039。EN:=39。139。039。139。CLR:=39。ELSESTATE=D。139。END PROCESS CNT。END CASE。139。EN:=39。039。039。039。END IF。CLR:=39。039。 THEN 人工智能控制,當(dāng)輸入SB=39。139。ELSESTATE=C。CLR:=39。139。039。039。否則繼續(xù)執(zhí)行狀態(tài)BEND IF。CLR:=39。039。BG=39。在狀態(tài)B時，東西方向（黃燈亮，綠/紅燈滅），南北方向（紅燈亮，黃/綠燈滅）BR=39。MY=39。139。ELSESTATE=A。CLR:=39。139。EN:=39。039。為下次S清零作準(zhǔn)備，STATE=B。IF(SB AND SM)=39。BY=39。MG=39。CASE STATE ISWHEN A=MR=39。139。CLR=39。039。THEN S:=0。EVENT AND CLK=39。自定義數(shù)據(jù)類型STATE_TYPE取值A(chǔ)，B，C，D,多用于狀態(tài)機SIGNAL STATE:STATE_TYPE。下面定義實體ENTITY JTDKZ ISPORT(CLK,SM,SB:IN BIT。[7] 陶濤：《基于VHDL語言實現(xiàn)十字路口交通燈設(shè)計》，《青海交通科技》，2006年第六期，第1315頁。程序中所用到的數(shù)據(jù)均可以根據(jù)實際情況進行設(shè)置，修改靈活方便。管腳分配圖(見圖14)： 圖14 連接各個模塊后的管腳分配圖本系統(tǒng)結(jié)構(gòu)簡單，操作方便；可現(xiàn)自動控制，具有一定的智能性；對優(yōu)化城市交通具有一定的意義。u 子程序：并入程序包的子程序有利于在設(shè)計中任一處進行方便地調(diào) 用。)就是要使用IEEE設(shè)計好的庫文件，但如果需要使用的元器件并不在庫中時，就只能自己定義了。 建立程序包在程序設(shè)計語言中，程序的開始總會調(diào)用庫(library)來提供設(shè)計程序時所需要的基本命令。 圖11 紅綠燈信號控制電路系統(tǒng)輸入信號：clk：由外部信號發(fā)生器提供1kHZ的時鐘信號；reset：系統(tǒng)內(nèi)部自復(fù)位信號；ena_scan：接收由時鐘發(fā)生電路提供的250Hz的時鐘脈沖信號；ena_1hz：接收由時鐘發(fā)生電路提供的1Hz的脈沖信號；flash_1hz：接收由時鐘發(fā)生電路提供的1Hz的脈沖時鐘信號；a_m：手動、自動切換按鈕（1：自動、0：手動）；st_butt： 紅綠燈狀態(tài)切換按鈕（在手動操作下，每按一次按鈕就變換一個狀態(tài)）；next_state：接收由倒計時控制電路提供的下一個狀態(tài)的觸發(fā)信號。由圖可知led是25位的系統(tǒng)輸出信號，負責(zé)控制發(fā)光二極管的輸出，所以25位的輸出信號可以分成七組控制發(fā)光二極管的顯示，其中“1”為點亮，“0”為熄滅。 when others=led(24 downto 0)=0000000000000000000000000。 when 2=led(24 downto 0)=1110000000000000000000000。 end if。) then t_ff=load1。) then if ena_1hz=39。當(dāng)reset=1，則將t_ff與led清零。process(clk,reset)beginif (reset=39。所以，hld3倒計時控制電路(見圖9)最主要的功能就是負責(zé)接收hld2電路輸出的值，然后將其轉(zhuǎn)換成BCD碼，并利用發(fā)光二極管顯示出來，讓車輛行人能夠清楚地知道再過多久信號燈就會發(fā)生變化。例如：南北方向綠燈，車輛處于正常行駛中，東西方向紅燈，車輛處于等待中，若南北方向行駛的車輛看到倒計時顯示器上可以通行的時間很短，可能就會放慢速度等待下一次通行，這樣在東西方向綠燈時，車輛就能夠正常行駛，不會為等待南北方向強行的車輛而耽誤更多的時間。在這段程序的設(shè)計中用到了conv_std_logic_vector(value,n)語句，它的用法就是將已經(jīng)定義的數(shù)值 (value)轉(zhuǎn)換成n位(bit)的表示方法。 sign_state=“101”時，東西方向綠燈亮25s。 sign_state=“011”時，東西方向紅燈亮15s。 sign_state=“001”時，南北方向黃燈亮5s。139。139。139。南北方向黃燈設(shè)定為5s。東西方向綠燈設(shè)定為25s。東西方向紅燈設(shè)定為15s。 圖7 計數(shù)秒數(shù)選擇電路模塊圖系統(tǒng)輸入信號：clk：由外部信號發(fā)生器提供1kHZ的時鐘信號；reset：系統(tǒng)內(nèi)部自復(fù)位信號；ena_scan：接收由時鐘發(fā)生電路提供的250Hz的時鐘脈沖信號；recount：接收由交通燈信號控制電路產(chǎn)生的重新計數(shù)的使能控制信號；sign_state：接收由交通燈信號控制電路產(chǎn)生的狀態(tài)信號。第二句是定義一個信號，它的位數(shù)就是(scan_bit1),因為之前scan_bit設(shè)定的值為2，所以信號的位數(shù)就是2位。這就使設(shè)計的靈活性增強了。經(jīng)仿真后得到的時序圖(見圖圖6)：圖5 將clk經(jīng)分頻處理后得到的ena_scan信號 圖6 時鐘發(fā)生電路時序圖從圖5中可以看出，當(dāng)外部信號發(fā)生器提供了1kHZ的時鐘信號后，系統(tǒng)輸出信號ena_scan就將時鐘信號進行了4分頻。因此，為了避免意外事件的發(fā)生，電路必須給出一個穩(wěn)定的時鐘（clock）才能讓系統(tǒng)正常的工作。接收到時鐘信號的紅綠燈信號控制電路開始工作，并將產(chǎn)生的重新計數(shù)的輸出使能控制信號發(fā)送給計數(shù)秒數(shù)選擇電路和倒計時控制電路，同時還會將目前電路產(chǎn)生的狀態(tài)信號發(fā)送給前者。（2）參數(shù)化的概念：針對不同時段的交通流量，可以調(diào)整紅綠燈電路（增加或者減少電路的計數(shù)時間），以增加程序的靈活性。利用硬件描述語言來設(shè)計電路，使探測各種設(shè)計方案變成一件很容易的事，因為只需要對描述語言進行修改，這比更改電路原理圖要容易實現(xiàn)得多。VHDL的英文全稱是VHSIC（Very High Speed Integrated Circuit）Hardware Description Language。： 南北方向程序梯形圖(a) 續(xù)圖（b） (b) ： 東西方向程序梯形圖(a) 續(xù)圖（b）