【正文】 L. SC14, NO. 3.[4] Banba H, Shiga H. A CMOS bandgap reference circuit with sub 1V operation [J].IEEE Journal of Solid State Circuits, 1999, 34:670674[5] Ken Ueno, Tetsuya Hirose, Tetsuya Asai, Yoshihito Amemiya, “A 300Nw, ppm/℃, 20 ppm/V CMOS Voltage Reference Circuit Consisting of Subthreshold MOSFETs,” IEEE J. SolidState Circuits, vol. 44, no. 7, July. 2009, pp. 20472053. [6]Luca Magnelli, Felice Crupi，“A nW, V TemperatureCompensated Subthreshold CMOS Voltage Reference”，IEEE JOURNAL OF SOLIDSTATE CIRCUITS, 2011，VOL. 46, NO. 2[7] Qing Ding, Pengpeng Yuan, “A Sub1V Ultralow Power Full CMOS Bandgap Reference Woking in Subthreshold Region,” IEEE International Conference ,2012 ,271, 34 Oct.[8] Shailesh Singh Chouhan, Kari Halonen, “A Micropower ppm/0C CMOS Voltage Reference Circuit for Linear Drop out Regulator used in RFID,”IEEE Journal of Solid state Circuits,2013,9781479924523/13/[9] Leung N K, Mok P K T. A Sub1V 15ppm/176。仿真結(jié)果表明，性能滿足設(shè)計(jì)指標(biāo)。 V電源電壓下， mV，采用Cadence Spectre仿真工具對(duì)基準(zhǔn)電路進(jìn)行仿真，仿真結(jié)果為：溫度掃描從20 ℃到80 ℃， mV， ppm/℃。最小化功耗損耗是所有集成電路設(shè)計(jì)者所面臨的一個(gè)挑戰(zhàn)。由圖可知，在常溫下， pW。 啟動(dòng)電路中電容取值的確定 基準(zhǔn)源的靜態(tài)電流及功耗首先進(jìn)行標(biāo)準(zhǔn)狀態(tài)下的靜態(tài)電流的仿真，常溫下， nA。由圖可以看到。 基準(zhǔn)源的瞬態(tài)特性圖 基準(zhǔn)源的溫度特性對(duì)工作在標(biāo)準(zhǔn)輸入電壓，即VDD= V的基準(zhǔn)電路在20℃~80℃溫度范圍內(nèi)進(jìn)行掃描，其中Vref（20℃）= mV，Vref（80℃）= mV?；鶞?zhǔn)電壓輸出值隨供電電壓的增加，變化越來越快。下表為最后確定的器件參數(shù)：器件 寬長比（電容值）MS0、MSMS3 50 um/5 um MS2 um/5 um MM5 100 um/5 um M1 100 um/5 um M3 um/5 um M2 1 um/10 um C0 1pF 器件參數(shù)表 仿真及分析為了對(duì)電路的性能進(jìn)行評(píng)估，利用Cadence Spectre軟件基于TSMC μm的標(biāo)準(zhǔn)CMOS工藝對(duì)電路進(jìn)行一系列的仿真測(cè)試。當(dāng)基準(zhǔn)輸出電壓Vref達(dá)到零溫度系數(shù)時(shí)，電流I0可以寫作： (411)由式(411)可以看出，靜態(tài)電流的大小取決于M2管的寬長比，為了盡量減少功耗損失，我們令M2采用一個(gè)很小的寬長比(KN2=1 um/10 um)因?yàn)楣╇婋妷罕仨殱M足： (412)為了盡量減小供電電壓，則因此M1的寬長比應(yīng)該設(shè)置偏大一些，使得VGS1值盡量小。在基準(zhǔn)電源輸出電路中所有的MOSFETs都工作在亞閾值區(qū)，NMOS管 M1~3用來產(chǎn)生基準(zhǔn)電壓，PMOS管 M4和M5構(gòu)成了一個(gè)工作在亞閾值區(qū)的電流鏡用來為兩個(gè)分支提供相同比率的電流。 (44)通過研究工作在亞閾值區(qū)的NMOS的IV特性，可知當(dāng)漏源電壓Vds大于四倍的熱電壓VT時(shí)，注入電流的公式可以簡(jiǎn)化為： (45)公式(45)中的μn是載流子的遷移率，Cox是單位面積的柵氧化層電容，VT=kBT/q是熱電壓(kB是玻爾茲曼常數(shù)，q是基本電荷，T是絕對(duì)溫度)。 電路設(shè)計(jì)原理一款基于亞閾值區(qū)兩閾值電壓不同的MOSFET器件構(gòu)造的基準(zhǔn)電壓源如下圖所示，SVT 器件M1擁有標(biāo)準(zhǔn)的閾值電壓(Standard Voltage Threshold)，HVT器件M2擁有比較高的閾值電壓(High Voltage Threshold)。在這個(gè)電路中，采用了兩個(gè)擁有不同閾值電壓的n溝道MOSFETs，由于室溫下兩閾值電壓的差異，BGR的輸出基準(zhǔn)電壓可被估算出來。并且，偏置于亞閾區(qū)的器件對(duì)溫度的變化、工藝的變化、尤其是亞閾值電壓的消散非常敏感。 基準(zhǔn)電壓源原理圖 4. 工作在亞閾值區(qū)的新型基準(zhǔn)電壓源 電路基本介紹工作在亞閾值區(qū)的MOSFET電路在低壓、低功耗設(shè)計(jì)中變得越來越流行。在現(xiàn)今集成電路工藝下，純CMOS 基準(zhǔn)參考源電路有許多傳統(tǒng)帶隙基準(zhǔn)源不具備的優(yōu)勢(shì)。并且根據(jù)實(shí)驗(yàn)可以證明，當(dāng)漏源電流Ids為一定值時(shí)，Vgs具有線性的負(fù)溫度特性，因此利用該特性可以構(gòu)造工作在亞閾值區(qū)的基準(zhǔn)源。這一效應(yīng)可用公式表示為 (33)式(33)中,是一個(gè)與溫度有關(guān)的工藝參數(shù)，其中m作為一個(gè)經(jīng)驗(yàn)參數(shù)一般取1～2 之間。 。在長溝道器件中，延伸區(qū)所占整個(gè)溝道比例可以忽略不計(jì)。ΦF的計(jì)算公式由(32)給出，其中Nsub是襯底的摻雜濃度。 NMOS器件的簡(jiǎn)化結(jié)構(gòu)在互補(bǔ)型MOS(CMOS)工藝技術(shù)中，NMOS器件 和PMOS 器件在同一襯底上構(gòu)造，其中一類器件要做在“局部襯底”上，通常稱之為“阱”。MOSFET器件的有效作用就發(fā)生在柵氧下的襯底區(qū)，這段區(qū)域也被叫做“溝道”。我們將源端定義為提供載流子的終端，漏端定義為收集載流子的終端。 3. 工作在亞閾值區(qū)的傳統(tǒng)MOSFET模型 MOSFET的物理結(jié)構(gòu)MOSFET(MetalOxideSemiconductor FieldEffect Transistor)即金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，是二極管之后電子行業(yè)最重要的一項(xiàng)發(fā)明。負(fù)載調(diào)整率就是反映基準(zhǔn)輸出電壓受負(fù)載電流的影響大小，負(fù)載調(diào)整率是衡量基準(zhǔn)源好壞的一個(gè)主要性能指標(biāo)?；鶞?zhǔn)電壓源的精度保證了其可靠的性能以及穩(wěn)定的運(yùn)行狀態(tài)，基準(zhǔn)源的精度對(duì)于許多高精度電路模塊來說格外重要，因?yàn)檫@些模塊的輸入電壓來自基準(zhǔn)源。 靈敏度（Sensitivity）基準(zhǔn)電源的靈敏度，即線調(diào)整率。對(duì)于高精度DAC等系統(tǒng)中，低頻1/f噪聲是一個(gè)首要考慮的性能指標(biāo)。 噪聲（Noise）噪聲是大多數(shù)電路都需要考慮的一項(xiàng)性能指標(biāo)，通常可以分為外部噪聲和內(nèi)部噪聲。其基本計(jì)算公式為： (222)高的PSRR值對(duì)于帶隙基準(zhǔn)源來說格外重要。其公式表達(dá)式如下所示： (221)(221)中的Vmax，Vmin是基準(zhǔn)電壓源在選取的溫度范圍[Tmin,Tmax]內(nèi)最大輸出基準(zhǔn)電壓值與最小輸出基準(zhǔn)電壓值。因此可以推導(dǎo)出： (214) (215)由式(211)可得： (216) (217)?VBE2/?T可由式(210)計(jì)算，理論上只要適當(dāng)?shù)剡x擇n 與RR3的值，就可以使?Vout/?T=0。 所示，三極管Q2與Q1雖然工作在同一個(gè)電源電壓VCC下，但由于Q2是由m個(gè)Q1并聯(lián)而成的，因此流過他們的電流密度是不同的，具體表示為：I(Q1)= nI(Q2)。因此可以得出： （27） 由式(25)可得出： （28） （29） 由式(27)和(29)可以得: （210）式(210)表明了在給定的溫度下，VBE 的溫度系數(shù)也是一個(gè)常數(shù)，并且，其值與VBE 本身大小有關(guān)?！　‰p極性器件的集電極電流可以表達(dá)為： （23） 上式中中熱電壓VT=kT/q，飽和電流IS∝μkTni2 ，其中μ表示少數(shù)載流子的遷移率，ni為硅材料的本征載流子濃度。在大多數(shù)基準(zhǔn)源設(shè)計(jì)中，PTAT電壓產(chǎn)生電路選用熱電壓VT，而CTAT電壓產(chǎn)生電路選用雙極性晶體管的基極發(fā)射極電壓(VBE)?！　　　　? 　 　　　　　　　 經(jīng)典Widlar帶隙基準(zhǔn)源帶隙基準(zhǔn)電壓源有別于其他種類基準(zhǔn)電壓源的特點(diǎn)有：（1） 低溫度系數(shù)，其溫度系數(shù)一般可達(dá)20～60 ppm/℃，可以在變化的環(huán)境溫度下保持較高的輸出穩(wěn)定性。這項(xiàng)技術(shù)已被證明適用于太空作業(yè)以及核能系統(tǒng)中。然而掩埋型齊納二極管的一個(gè)重要缺陷就是不適合在低壓下進(jìn)行工作。下面進(jìn)行簡(jiǎn)要的介紹： 掩埋型齊納二極管基準(zhǔn)源 利用齊納二極管(穩(wěn)壓二極管)制作基準(zhǔn)電壓源的歷史可以追溯到上世紀(jì)中期，起初人們的方法是將一個(gè)工作在反向狀態(tài)的齊納二極管與一個(gè)工作在正向?qū)顟B(tài)的二極管串聯(lián)，搭建簡(jiǎn)單的基準(zhǔn)源。并對(duì)其設(shè)計(jì)原理(亞閾值區(qū)MOS管閾值電壓的溫度特性)進(jìn)行簡(jiǎn)要介紹、對(duì)電路結(jié)構(gòu)以及各器件參數(shù)的確定等進(jìn)行說明，并對(duì)其各方面性能參數(shù)進(jìn)行仿真和分析。本文主要內(nèi)容如下安排：第一章是前言，通過查閱相關(guān)資料，介紹了本文的選題背景，總結(jié)概括了基準(zhǔn)源的發(fā)展史、國內(nèi)外發(fā)展現(xiàn)狀，列舉了本文的主要工作和結(jié)構(gòu)。雖然不同的低功耗基準(zhǔn)源設(shè)計(jì)文獻(xiàn)有不同的原理和電路構(gòu)造方法，然而從眾多文獻(xiàn)的閱讀中中可以得出結(jié)論：現(xiàn)在進(jìn)行低功耗基準(zhǔn)源設(shè)計(jì)的最佳方案是采取工作在亞閾值區(qū)的CMOS電路。最后，浮柵MOS器件加入電路設(shè)計(jì)可以獲得高性能的超低功耗電路，然而其工藝復(fù)雜，成本過高，不適用于大規(guī)模集成電路設(shè)計(jì)與生產(chǎn)。以及文獻(xiàn)[28]中，Luca Magnelli, Felice V的純CMOS基準(zhǔn)電壓源， nW。2005年，Luis enrique de等人設(shè)計(jì)的電路中沒有使用雙極性晶體管，只有電阻和工作在亞閾值區(qū)的MOS管。提高PSRR的方法有以下幾種：在基準(zhǔn)電壓輸出支路添加大負(fù)載電容[22]；在電路中構(gòu)造共源共柵電流鏡[23]；提高運(yùn)算放大器的增益和電源抑制比[24]。 高電源抑制比基準(zhǔn)源（High PSRR bandgap reference circuit）在一些特殊的工作環(huán)境，尤其是在數(shù)?；旌霞呻娐分?，由于供電電源存在較大的噪聲，噪聲會(huì)對(duì)模擬電路性能產(chǎn)生一定程度上的干擾，選取能在各級(jí)頻率下穩(wěn)定工作的基準(zhǔn)源就顯得十分重要。早在1999年，Banba就在自己的論文中采用折疊電阻的方法對(duì)Brokaw之前提出的帶隙參考源[15]進(jìn)行改進(jìn)，提出一種新型的低壓帶隙基準(zhǔn)電壓源[16]，將電源電壓降到1 V左右。目前高階補(bǔ)償技術(shù)包括二階曲率補(bǔ)償技術(shù)[9]、指數(shù)曲線補(bǔ)償技術(shù)[10]、電流相減補(bǔ)償法[11]、電壓疊加補(bǔ)償法[12]、VBE線性化技術(shù)[13]、基于電阻比值的曲線補(bǔ)償法[14]、基于ΔVgs加權(quán)補(bǔ)償技術(shù)[15]等。2013年，芬蘭Aalto University的Shailesh Singh Chouhan 和Kari μm工藝下，設(shè)計(jì)了一款低壓低功耗(Vref= mV， P= μW)、 ppm/℃的高性能純CM