53單片機的數(shù)控直流穩(wěn)壓電源設計報告(文件)
【正文】 的數(shù)字輸出來對模擬電路進行控制的一種非常有效的技術。噪聲只有在強到足以將邏輯1改變?yōu)檫壿?或將邏輯0改變?yōu)檫壿?時，也才能對數(shù)字信號產(chǎn)生影響。圖（17）芯片接口說明：cS一 片選使能，低電平芯片使能。D I 數(shù)據(jù)信號輸入，選擇通道控制。 作為單通道模擬信號輸入時ADC0832的輸入電壓是0~5V且8位分辨率時的電壓精度為1 9．53mV。其主要作用是用來將普通5V的TTL電平轉為10V串口通信電平。 第二部分是數(shù)據(jù)轉換通道。TTL/CMOS數(shù)據(jù)從T1IN、T2IN輸入轉換成RS232數(shù)據(jù)從T1OUT、T2OUT送到電腦DP9插頭；DP9插頭的RS232數(shù)據(jù)從R1IN、R2IN輸入轉換成TTL/CMOS數(shù)據(jù)后從R1OUT、R2OUT輸出。穩(wěn)壓電源由電源變壓器、整流電路、濾波電路和穩(wěn)壓電路組成。initialize_LCD()。key_value=key_scan()。case DOWN:time_value=1 if(time_value0)time_value+65535。小數(shù)點一位指針指向0字符MOV22H,0JB,KEY2DEL10:R6,0AH10ms延時子程序D1MS:R7,64HDLL:INCJNBMOVA,0,RELS1AJMPDECA,0,RELS3MOVA,0,RELS2MOVRETUN1RELS2: 21HRETUN1RELS3: ACALLDSP:R7,03MOVSBUF,ADSP2:TI,DSP2CLRR7,DSP1MOVA,A+DPTRMOV同時，通過本次課程設計，鞏固了我們學習過的專業(yè)知識，也使我們把理論與實踐從真正意義上相結合了起來；考驗了我們借助互聯(lián)網(wǎng)絡搜集、查閱相關文獻資料，和組織材料的綜合能力；從中可以自我測驗，認識到自己哪方面有欠缺、不足，以便于在日后的學習中得以改進、提高；通過使用電路軟件也讓我們了解到計算機輔助設計的智能化,有利于提高工作效率。A,23HMOVCR0DJNZR0,20HMOV20HRETUN1:AJMPDEC 22HAJMPA,21HCJNEA,20HCJNERETUN2RELS1:減少鍵處理子程序CJNE20HRETUN0: ACALL DSPNOPRETUN:NOPNOPNOPDJNZ R7,DLLDJNZ R6,D1MSRET。十位指針指向0字符ACALL DSP20H,023H,90SCON,0MAINMAIN:0000HSTART:default=break。 if(time_value65535)time_value=0。TR0=1。 圖（20）軟件流程圖 ADC0832芯片接口程序子程序名： ADC0832子程序程序功能： 將模擬電壓量轉換成數(shù)字量實現(xiàn)方法： 串行通信，ADCS B I T P3．5 ；使能接口ADCLK B I T P3．4 ；時鐘接口ADDO B I T P3．3 ；數(shù)據(jù)輸出接口(復用)ADD I B I T P3．3 ；數(shù)據(jù)輸入接口；以下語句在調(diào)用轉換程序前設定MOV B．OOH ；裝入通道功能選擇數(shù)據(jù)值；以下為ADC0832讀取數(shù)據(jù)子程序：一=ADC0832讀數(shù)據(jù)子程序一=ADCONV：SETB ADDI ；初始化通道選擇NOPNOPCLR ADCS ；拉低CS端 NOPNOP SETB ADCLK ；拉高CLK端 NOPNOP CLR ADCLK ；拉低CLK端，形成下降沿OV A．BMOV C．ACC．1 ；確定取值通道選擇MOV ADD 1．CNOPNOPSETB ADCLK ；拉高CLK端NOPNOPCLR ADCLK ；拉低CLK端，形成下降沿2MOV A．BMOV C．ACC．0 ；確定取值通道選擇IIOV ADD I．CNOPNOPSETB ADCLK ；拉高CLK端NOPNOPCLR ADCLK ；拉低CLK端．形成下降沿3SETB ADDINOPNOPIIOV R7．8 ；準備送下后8個時鐘脈沖AD 1： MOV C，ADDO ；接收數(shù)據(jù) MOV Aoc．0．C RL A ；左移一次 SETB ADCLK NOP NOP CLR ADCLK ；形成一次時鐘脈沖 NOP NOP DJNZ R7．AD 1 MOV C．^DD0 ItOV Aoc．0．C MOV B．A MOV R7．8AD 1 3： MOV C．ADD RR Acc．0．C SETB A NOP ADCLK NOP CLR ADCLK ；形成一次時鐘脈沖 NOP NOP DJNZ R7．AD 1 3 CJNE A．B．ADCONV SETB ADCS CLR ADCLK SETB ADDO ；拉高數(shù)據(jù)端．回到初始狀態(tài) RET ；子程序結束：unsign int time_value。15腳DNG、16腳VCC（+5v）。其中13腳（R1I
環(huán)評公示相關推薦
鄂ICP備17016276號-1