【正文】 始化一個存儲器，分別如 下：n 通過加載保存好的文件初始化存儲器。n 2. 在主窗口的命令控制臺【 Modelsim】提示符后鍵入 vlib library_4 命令創(chuàng)建一個新的工作庫。n 6. 在主窗口輸入 view *命令，彈出仿真器的全部窗口。 n 10. 查看 命令控制臺反饋的信息， 查找錯誤，并重新運行仿真，反復調(diào)試，直到仿真成功。 ModelSim的其他常用操作 自動仿真n 在 ModelSim中宏文件通常使用 “do”作為文件后綴，所以一般將宏文件也叫 DO文件 。n 可以在主窗口中選擇【 Tools】 /【 Execute Macro】命令執(zhí)行一個 DO 文件，或者直接使用 do your_file_name.do 命令執(zhí)行 DO文件，需要注意的是 do命令只可以在 ModelSim的命令控制臺中使用而不能用在操作系統(tǒng)的命令行中。 波形比較 n ModelSim工具提供了波形比較的功能，使用這個功能可以將當前正在進行的仿真與一個參考數(shù)據(jù)結(jié)合（WLF 文件）進行比較，比較的結(jié)果可以在波形窗口或者列表窗口中查看，也可以將比較的結(jié)果生成一個文本文件。n 在 Verilog 語言中支持 VCD 的系統(tǒng)任務，并可以通過在 Verilog 源代碼中使用 VCD 系統(tǒng)任務來生成 VCD 文件。 課后問題與作業(yè)n 1. 為什么在進行仿真以前需要對廠家的仿真庫進行預編譯？n 2. 波形比較的過程是什么？波形比較共有幾種類型？可以使用哪些窗口查看波形比較的結(jié)果？n 3. 什么是時序標注文件？它在仿真過程的地位是什么？怎樣才是真正的時序仿真？ 。n 使用 ModelSim仿真工具完成各種 HDL語言的仿真。n 在 SDF標注文件中對每一個底層邏輯門提供了 3 種不同的延時值，分別是典型延時值、最小延時值和最大延時值。 WLF文件n 波形日志格式文件（ WLF， Wave Log Format）。n DO文件可以在 ModelSim的 GUI中執(zhí)行，也可以不啟動ModelSim而直接在操作系統(tǒng)的命令行中執(zhí)行。 n 2. 選擇其中的觸發(fā)選項卡【 Triggers】 。 n 8. 輸入 add wave *命令將頂層模塊的全部信號添加到波形窗口中。n 4. 在命令提示符后鍵入 vmap work library_4命令，映射新建的庫到工作庫中，同時這個命令將修改 ModelSim 的配置文件 。n 使用數(shù)據(jù)模板填充的方式 。n 5. 將存儲器的內(nèi)容保存成一個文件。 n 在存儲器列表中選擇【 /ram_tb/spram1】實例，存儲器窗口中將顯示這個存儲器的地址以及數(shù)據(jù)等內(nèi)容。 n 在主窗口的【 ModelSim】提示符后鍵入 set NumericStdNoWarnings 1 命令。 存儲器窗口調(diào)試n 1. 啟動 ModelSim仿真器并改變目錄到設計目錄。n 4. 數(shù)據(jù)流窗口中的另外一個重要的特點是可以通過事件追蹤來定位輸出信號， 數(shù)據(jù)流窗口中內(nèi)置的波形查看窗口給類似操作提供了極大的方便。 數(shù)據(jù)流窗口調(diào)試n 1. 啟動仿真器并改變目錄到設計目錄。n 在波形窗口的工具欄中有很多用來進行顯示縮放的快捷按鈕，通過這些按鈕可以很方便地控制波形的顯示大小?？梢詮闹鞔翱?、信號窗口、變量窗口或結(jié)構窗口等多個窗中中選擇需要查看的n 項目并拖動到波形窗口中。n 2. 加載設計單元進行仿真。n 7. 在 ModelSim 仿真器下面有 4 個不同的仿真選項，對應 4 個不同的仿真階段，行為仿真、翻譯后仿真、映射后仿真和布局布線后仿真。在其中選擇所使用的器件、模塊類型、綜合器和仿真器等信息 。在信號窗口 中使用【 Add】 /【 Wave】 /【 Signal in Region】命令，添加所在層次所有信號到波形窗口。 在 ModelSim環(huán)境下進行仿真n 3. 編譯源文件。n 1. 啟動 ModelSim。 n 查看或者初始化存儲器。如果仿真結(jié)果與最初預期不相符，就需要對程序進行調(diào)試。創(chuàng)建完一個庫之后，就可以在庫中編譯設計單元。 ModelSim和 ISE仿真實例n 說明在 ModelSim獨立環(huán)境下進行仿真的各種仿真流程，同時說明在 ISE集成開發(fā)環(huán)境啟動 ModelSim進行仿真的方法。 Timing） n CoolRunner?（ Functional） n Abel（ Functional） 仿真庫的命名n 在 ISE 集成開發(fā)環(huán)境中直接啟動 ModelSim進行仿真時 ：n Verilog 仿真庫的命名使用 Xilinxcorelib_ver、 unisims_ver 和 simprims_ver三種名稱，分別對應 Xilinx/verilog/src/目錄下的 Xilinxcorelib、 unisims 和 simprims 三個庫。n 3. 【 Process Properties】對話框中的各項很明了，根據(jù)需要選擇相應的仿真庫文 件，然后單擊 關閉對話框。n 4. 在主窗口中選擇【 Compile】 /【 Compile】命令，彈出【Compile Source Files】 窗口，如圖 321 所示。n 1. 將 ModelSim 根目錄下的配置文件 的屬性由只讀改為可寫，這個 操作是為了使軟件可以記錄仿真庫建立的路徑以及映射關系。n 對于 Verilog 代碼來說，這個庫位于 $XILINX/verilog/src/simprims目錄。n 對于 VHDL 代碼來說，這個庫位于 $XILINX/vhdl/src/XilinxCoreLib 目錄。 仿真庫文件說明 n UNISIM（ Library of Unified ponent simulation models）庫僅僅用來做功能仿真，在這個庫中包括了 Xilinx 公司全部的標準元件 。n NGDBuild 后功能仿真可能需要的文件包括：包含了 SIMPRIM 庫元件的門級網(wǎng)表和 SmartModels。 仿真環(huán)境的建立 n ModelSim 有很多不同的版本 ，例如 Xilinx 公司使用的 ModelSim 為 ModelSim XE 的 OEM 版，這個版本只支 持 Xilinx 公司的所有器件的時序仿真，但是不支持其他公司的 FPGA/CPLD 的仿真。默認條件下設置為【 False】 。n Global Set/Reset Port Name：指定全局復位 /置位端口名稱，默認為 GSR。 n Use Automatic Do File for ModelSim Simulation：設置使用自動 DO文件，該參數(shù)僅僅在 Project Navigator集成環(huán)境中啟動 ModelSim時有效。 n Retain Hierarchy：該參數(shù)主要配合【 Correlate Simulation Data to Input Design】參數(shù)，完成時序仿真時信號的檢查，詳細內(nèi)容參考【 Correlate Simulation Data to Input Design】參數(shù)說明。 Route Simulation Model Name：指定仿真模型名稱。 n Simulation Mode：設置仿真延時模型，使用最大、最小或者典型的延時模型，在默認條件下， SDF 中的三類延時都使用最大延時。n 在【 Simulation Properties】選項卡中除了包括標準模式下的選項外還增加了如下選項 ：n Other VSIM Command Line Options：輸入其他的 VSIM 命令行參數(shù)，多個參數(shù)之間使用空格。 時序仿真n 選擇時序仿真文件【 tb_ic_time1（ ） 】 ，然后在相應的【 Process View】窗口中選中【 Simulate PostPlace amp