【正文】 統中用得很多的一種功能部件，用于存放多位二進制數。因為寄存器的每一位只要求 “ 清 0”、 “ 置1”操作，故多半用 D觸發(fā)器構成。 74LS75中的 4個 D觸發(fā)器分為兩組，分別使用兩個時鐘信號。只有為 “ 1”才能實現 “ 數據保持 ” 、 “ 輸入信號鎖存 ”的功能。 D IR D 0 D 1 D 2 D 3 D ILS 0Q 0 Q 1 Q 2 Q 3S 1 CPR d74L S19 4圖 1134 74LS194的邏輯符號 95 表 1113 74LS194的功能表 DR3210 3210 210 QD IRILDQ 3213210 DDDDS1S0 CP 功能 0 XX X 0 0 0 0 清 0 1 0 0 ↑ 保持 1 0 1 ↑ 右移 1 1 0 ↑ 左移 1 1 1 ↑ 并入 96 ? 圖中， DIL為左移串行數據輸入端，D0D1D2D3為并行數據輸入端， DIR為右移串行數據輸入端。為 0，寄存器內容被無條件清 0。 ? [例 1112] 數字系統中的串行接口中，輸入時要求將串行數據轉換成并行數據，輸出時要求將并行數據轉換成串行數據。 D SI1CP10CPD SI 1011Q 0Q 1Q 2Q 31110D IR D 0 D 1 D 2 D 3 D ILS 0Q 0 Q 1 Q 2 Q 3S 1 CPR d74L S19 4圖 1135 串行數據轉換成并行數據 98 ? [例 1113] 移位寄存器構成環(huán)形計數器。 ? 根據移位寄存器的功能特點，設定初態(tài)即可寫出次態(tài)，因而可以直接寫出電路的狀態(tài)轉換圖。 101 F 0D F 1D F 2D F 3D D 0 D 1 D 2 D 3 Q 3Q 2Q 1Q 0CP≥1圖 1138 能自啟動的環(huán)形計數器 圖 1136的電路簡單修改即可實現自啟動。環(huán)形計數器電路結構簡單，若有效狀態(tài)僅包 含一個 “ 1”（或 “ 0”），可以直接用觸發(fā)器輸出的 1狀態(tài)（或 “ 0”）表示計數器的狀態(tài)， 102 ? 用于循序控制時，不需要譯碼電路。 R D CPD I R D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 D ILS 1S 0Q 0 Q 1 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7D IR D 0 D 1 D 2 D 3 D ILS 1S 0Q 0 Q 1 Q 2 Q 3CPR D74L S19 4D IR D 0 D 1 D 2 D 3 D ILS 1S 0Q 0 Q 1 Q 2 Q 3CPR D74L S19 4圖 1139 [例 1114]74LS194構成 8位雙向移位寄存器 103 時序邏輯電路設計 ? 時序邏輯電路設計要求 ? 時序邏輯電路的設計，就是根據用文字描述方式給出的具體邏輯功能要求，設計出能夠實現其邏輯功能、滿足其具體要求的時序邏輯電路。使用 MSI、 LSI（中、大規(guī)模集成電路）進行設計，使用的基本單元是可以完成特定功能的通用功能模塊。 ? 首先必須將對時序電路的文字描述變成電路的輸入、輸出和狀態(tài)轉換關系的說明，得到對應的原始狀態(tài)圖或原始狀態(tài)表。 ? （ 3）狀態(tài)賦值，得到二進制狀態(tài)表。使用觸發(fā)器的數目 n按下式確定 2n1＜ N≤2n 其中， N為電路要求的狀態(tài)數目。由此可以求出電路的驅動方程、輸出方程。 ? 在進行時序電路設計時，通常設計要求的狀態(tài)數目比電路實際提供的狀態(tài)數目要少。此時必須修改設計，直到消除所有的無效循環(huán)，可以自啟動。 ? 上述步驟中，求觸發(fā)器的驅動方程要用到觸發(fā)器的驅動表：這是觸發(fā)器功能的又一種描述方式。 109 表 1114 RS觸發(fā)器的驅動表 Q?Q n+1 R S 0 0 X 0 0 1 0 1 1 0 1 0 1 1 0 X 表 1115 D觸發(fā)器的驅動表 Q?Q n+1 D 0 0 0 0 1 1 1 0 0 1 1 1 110 表 1116 JK觸發(fā)器的驅動表 Q?Q n+1 J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0 表 1117 T觸發(fā)器的驅動表 Q?Q n+1 T 0 0 0 0 1 1 1 0 1 1 1 0 111 ? 若要 JK觸發(fā)器由 “ 0”狀態(tài)變成 “ 1”狀態(tài)，表 1116JK觸發(fā)器的驅動表的第三行表明，令 JK=1X即可。 112 ? [解 ] 設計步驟： ? （ 1）建立原始狀態(tài)圖。 ? 圖 1141中沒有多余的狀態(tài)，無須化簡，已經是最小狀態(tài)圖。分別用 000、 00 0 01 100、 10 110表示 S0、 S S S S S S6。 ? 根據狀態(tài)轉換表，可以寫出輸出方程： ? 在狀態(tài)轉換表中添上觸發(fā)器的驅動信號，得到驅動信號的真值表。例如第一行中，要求 Q2由 0到 0，那么應該有 J2K2=0X，要求 Q0由 0到 1，則應該有 J0K0=X1。 ? 電路存在一個無效狀態(tài)，根據設計結果的驅動方程和JK觸發(fā)器的特性方程，計算出無效狀態(tài) “ 111”的次態(tài)為有效狀態(tài) “ 000”。 1 CPZ圖 1142 例 1115的邏輯電路圖 [例 1116] 使用 D觸發(fā)器設計一個同步 5進制計數器。 S 0 S 1 S 2S 3S 4/0 /0/0/1/0圖 1143 例 1116的原始狀態(tài)圖 120 ? （ 2）狀態(tài)化簡。這里選用三位自然二進制加法計數編碼。 ? 根據狀態(tài)轉換表，可以寫出輸出方程、狀態(tài)方程： 2QZ ?021n001011n1011n2Q???????對照 D觸發(fā)器的狀態(tài)方程，可以寫出電路的驅動方程： 0200101011012DDD??????123 （ 5）畫邏輯圖。見圖 1144。設計結果電路可以自啟動。檢查所有的器件和連接無誤，即得到低電平有效的基本RS觸發(fā)器。 ? 在圖 1146中，兩個 74LS160組成兩位十進制計數器，輸入的時鐘信號為 10Hz的時間標準信號。 129 R1 0 H zV c c被測脈沖11。輸入的被測信號必須是單脈沖，否則顯示的是多個脈沖的高電平累計時間。amp。將設計所使用的邏輯單元電路按邏輯電路圖連接，若檢查元器件、連接、調試均無問題，上電后電路即可正常工作。 ? 電路存在 3個無效狀態(tài)，根據設計結果的驅動方程和 D觸發(fā)器的特性方程，計算出無效狀態(tài)的次態(tài)和輸出，見表 1121。F 1Damp。得到表 1120所示狀態(tài)轉換表。 ? （ 3）狀態(tài)賦值。 119 ? 根據設計要求，電路需要 5個狀態(tài)，記為 S0、 S SS S4，一個進位輸出，記為 Z。設計結果電路可以自啟動。 ? 按照求得的驅動方程、輸出方程，畫出邏輯電路圖。得到表 1119。 ? 狀態(tài)轉換表中必須列出電路的所有狀態(tài)，設計中未用到的狀態(tài)（如本例中的 111狀態(tài)），在狀態(tài)轉換表中作無關項處理。 ? 電路需要 7個狀態(tài)，可以用三位二進制數表示。按題目要求可以得到圖 1141的原始狀態(tài)圖。 ? 驅動表描述了觸發(fā)器從已知現態(tài)轉換到某個次態(tài)時，對輸入信號的要求。驅動表回答了這樣的問題：如果知道觸發(fā)器的現態(tài)，需要觸發(fā)器進入指定次態(tài)，這時要求怎樣的輸入信號才能達到目的。 107 以上設計步驟可以用圖 1140的流程圖概括。正常情況下，從無效狀態(tài)出發(fā)，輸入有限個時鐘脈沖，電路可以進入有效狀態(tài)，這時我們說電路可以自啟動。 ? 先畫出設計中使用的觸發(fā)器，按驅動方程可以得到觸發(fā)器的每個輸入信號的連接方式，根據輸出方程可以得到整個電路的輸出信號。 （ 4）選定觸發(fā)器，求出電路的驅動方程、輸出方程。用電路實現時必須用二進制數字來表示這些狀態(tài)，這個過程叫狀態(tài)賦值或狀態(tài)編碼。 ? （ 2）狀態(tài)化簡，得到最小狀態(tài)表。 104 ? 同步時序邏輯電路的設計方法 ? 同步時序電路的設計步驟。 ? 設計的條件不同，結果最簡的標準也不一樣。 ? [例 1114] 4位雙向移位寄存器可以擴展，兩片 74LS194方便地構成 8位雙向移位寄存器。 只有 Q2Q1Q0=000時，才能輸入 D0=1，否則就輸入 D0=0。電路一旦 進入無效循環(huán)，無法自動回到有效循環(huán)，該電路不能實 現自啟動。 F 0D D 0 D 1 D 2 D 3 Q 3Q 2Q 1Q 0CPF 1D F 2D F 3D 圖 1136 環(huán)形計數器 99 ? 例如，電路的初始狀態(tài)為Q0Q1Q2Q3=1000，則連續(xù)的時鐘脈沖使電路狀態(tài)按1000?0100?0010?0001?1000循環(huán)。 97 ? 圖中， =“1”， S1S0=“01”，移位寄存器作右移操作，串行數據由 DIR端輸入。為 1時， S1S0的不同組合確定 74LS194實現數據的 “ 保持 ” 、 “ 數據左移 ” 、 “ 數據右移 ” 、 “ 并行數據輸入 ”等操作。 ? CP為時鐘信號輸入端，上升沿有效。 94 ? 74LS194為 4位雙向移位寄存器，除了代碼存儲功能之外，還可以進行移位操作。 ? 74LS175是由維持阻塞觸發(fā)器組成的 4位寄存器，根據 CP信號上升沿時刻的輸入信號確定寄存器的狀態(tài)。 90 D 0D 1CP AD 2D 3CP BQ 0Q 0Q 1Q 1Q 2Q 2Q 3Q 37 4 L S 7 5圖 1132 74LS75 的 邏 輯 符 號 91 ? 74LS75是由同步結構的 D觸發(fā)器構成的 4位寄存器。當時鐘脈沖到來時，數據輸入端的信號狀態(tài)被寄存器保存起來。 C/Tx=1時，計數脈沖由芯片管腳 Tx輸入，定時 /計數器對外部事件計數。 TFx為定時 /計數器的溢出標志位（可以看成計數器的進位）， THx、 TLx發(fā)生溢出時， TFx被置位。向寄存器寫入內容就相當于向（圖 1131）電路輸入信號。 86 ? 圖 1131為 MCS51系列 MCU的定時 /計數器。 ? 計算機中的 CTC（計數器 /定時器單元）在計算機中用于定時或者對外部事件計數， CTC實際上就是一個可編程計數器(可重新定義、修改計數器的功能 )。 ? 當計數器容量不夠時，可以通過擴展來擴充計數器容量。 1 1 計數輸入0000圖 1129 預置數法構成 12進制計數器 83 ? 有些計時器的置數控制信號是異步控制。這樣當 SM狀態(tài)產生置數信號時，在 CP脈沖的作用下，電路的次態(tài)為Sn，而不是 SM+1。 ? 與反饋歸零法類似，利用計時器的置數控制端也可以強迫計時器跳過某些不需要的狀態(tài)。 ? （ 3）畫出電路圖。所構成的新的計數器中，由于 SM狀態(tài)出現的時間極短，可以認為 SM狀態(tài)是不存在的。 ? 74LS161在正常情況下，輸出狀態(tài)按 4位二進制數遞增。 = =1時， EP、 ET只要有一個為 0，計數器工作在 “ 保持 ” 狀態(tài)，不理會 CP端輸入的脈沖。 C為進位信號輸出端，僅當計數器狀態(tài)為 1111時才會輸出高電平進位信號。圖1126為 74LS161的邏輯符號。按計數器的計數進制，有十進制、十六進制、 N進制計數器。 ? 計數器的種類很多。再根據表中 Q2的狀態(tài)變化情況填寫 CP3，然后根據狀態(tài)方程計算 Q3n+1。 時鐘方程： CPCPCP ?? 2123 QCP ?驅動方程： 321 J ?11 ?K12 QJ ? 312 K ?13 ?J 13 ?K狀態(tài)方程： 1321n1 ??（ CP下降沿有效） 231211n2 ???（ CP下降沿有效） 31n3 ??（ Q2下降沿有效） 70 ? 根據狀態(tài)方程，考慮時鐘條件，可以計算出電路的狀態(tài)轉換表。 ? 所以，在分析異步時序邏輯電路時，應考慮每一個觸發(fā)器的時鐘條件，寫出每一個觸發(fā)器的時鐘方程。若電路處于無效狀 態(tài) 11，下一個時鐘信號到來后其次態(tài)為 00，可以自動進入 有效循環(huán)狀態(tài)。 根據狀態(tài)轉換表又可以畫出電路的狀態(tài)轉換圖。 ? （ 5）歸納電路的邏輯功能，必要時畫出從給定初態(tài)開始的時序圖。寫出電路的輸出表達式。 ? 時序邏輯電路分