基于fpga的空調(diào)溫度控制電路的設(shè)計(jì)開題報(bào)告(文件)
【正文】 ，并將定時(shí)的時(shí)間、測量溫度和設(shè)定溫度的值通過 LCD1602 顯示出來。 根據(jù)用戶的要求可以進(jìn)行定時(shí)。 【方案二】 : 采用的是以 FPGA為核心控制器件，同時(shí)溫度傳感器采用的是 高精度的數(shù)字溫度傳感器 DS18B20，通過該傳感器采集的溫度信息不需要經(jīng)過信號放大和 A/D轉(zhuǎn) FPGA 溫度傳感器控制模塊 濕度傳感器控制模塊 對數(shù)據(jù)進(jìn)行處理模塊 總控制模塊 時(shí)鐘編程及定時(shí)模塊 液晶顯示驅(qū)動(dòng)模塊 換直接以數(shù)字信號的形式傳遞給控制芯片，使得電路的連接大大的簡化了，減小了電路復(fù)雜所帶來的誤差等問題。學(xué)習(xí)溫度控制電路的結(jié)構(gòu)、工作原理、特點(diǎn)和控制方法。通過 查閱資料，并結(jié)合所學(xué)的 FPGA 的空調(diào)溫度控制電路的教程、單片機(jī)原理及其應(yīng)用等課程，不斷改進(jìn)、調(diào)試和設(shè)計(jì)。 具體設(shè)計(jì)步驟如下： （ 1）查閱資料、撰寫文獻(xiàn)綜述和開題報(bào)告； （ 2）了解信號發(fā)生器設(shè)計(jì)的工作原理； （ 3）了解并研究可編程邏輯器件； （ 4） 用單片機(jī)和 FPGA 實(shí)現(xiàn) FPGA 的空調(diào)溫度控制電路 ，主 要有總體系統(tǒng)設(shè)計(jì)和各子模塊設(shè)計(jì)； （ 5）完成系統(tǒng)硬件電路設(shè)計(jì)； （ 6）系統(tǒng)測試及優(yōu)化； （ 7）撰寫設(shè)計(jì)說明書（畢業(yè)論文）。 所以同過上面的對兩個(gè)方案的比較論證，本次設(shè)計(jì)采用方案 2來實(shí)現(xiàn)。 1． 研究可編程邏輯器件的結(jié)構(gòu)，重點(diǎn)了解 ACEX1K 器件和 ISPAC20 器件 2． 掌握數(shù)字系統(tǒng)設(shè)計(jì)方法 3． 掌握可編程邏輯器件的開發(fā)與實(shí)踐 4． 完成空調(diào)溫度 控制電路芯片設(shè)計(jì) 5． 完成空調(diào)溫度控制設(shè)計(jì)電路的仿真 6． 應(yīng)用數(shù)字和模擬可編程邏輯器件實(shí)現(xiàn)系統(tǒng)設(shè)計(jì) 7． 完成外部接口電路的設(shè)計(jì) 8． 編寫設(shè)計(jì)說明書等 四、研究方法、步驟和措施 研究方法 方案論證 【方案一】 : 采用單片機(jī)為核心控制器件，該方案的優(yōu)點(diǎn)是容易控制，系統(tǒng)原理比較簡單，電路可靠，容易實(shí)現(xiàn)控制目的。程序中主要使用了狀態(tài)機(jī)對 溫濕度傳感器 進(jìn)行了時(shí)序控制，通過一些命令使 溫濕度傳感器 采集獲得溫 濕 度值傳 送到 FPGA 控制器。采集溫度和設(shè)定溫度都送給 FPGA 控制器，控制器通過對兩個(gè)溫度值的比較做出判斷，當(dāng)測量溫度大于設(shè)定溫度時(shí)就想空調(diào)的電機(jī)發(fā)出制冷的控制信號；當(dāng)測量溫度小于設(shè)定溫度時(shí)，則發(fā)出一加熱的控制信號；當(dāng)兩者相等時(shí) 則不制冷也不加熱。根據(jù)用戶的定時(shí)對空調(diào)的開關(guān)進(jìn)行控制。由于 FPGA 產(chǎn)品的迅速發(fā)展，人們可以利用 Altera、 Xilinx 等公司提供的產(chǎn)品，使用其相關(guān)開發(fā)工具和 VHDL 等硬件開發(fā)語言，通過軟件編程用硬件實(shí)現(xiàn)特定的功能。 （ 3）基于嵌入式的 VRV 空調(diào)控制器的研究。這種方法的缺點(diǎn)是 PID 控制參數(shù)調(diào)整有一定的難度，并且應(yīng)用程序不夠完善。我國已成為 世界上空調(diào)用戶最多的國家，也是“空調(diào)病”發(fā)病率最多的國家。如何降低空調(diào)能耗，實(shí)現(xiàn)空調(diào)自動(dòng)控制，利用空調(diào)改善室內(nèi)溫度，延長空調(diào)使用壽命已成為當(dāng)前首要課題。這是對最后完成的硬件系統(tǒng)進(jìn)行檢查和測試。主要將綜合產(chǎn)生的表達(dá)邏輯連接關(guān)系的網(wǎng)表文件，結(jié)合巨日的目標(biāo)硬件環(huán)境進(jìn)行標(biāo)準(zhǔn)單元調(diào)用、布局、布線和滿足約束條件的結(jié)構(gòu)優(yōu)化配置，即結(jié)構(gòu)綜合。對 ASIC 的測試向量文件是綜合器結(jié)合含有版圖硬件特性的工藝庫后產(chǎn)生的，用于對 ASIC 的功能測試。使用邏輯綜合工具將 VHDL 行為級描述轉(zhuǎn)化為 結(jié)構(gòu)化的門級電路。如上述， VHDL 只有部分語句集合可用于硬件功能行為的建模，因此在這一階段，必須將 VHDL 的行為模型表達(dá)為 VHDL 行為代碼。在這一項(xiàng)目的表達(dá)中，可以使用滿足 IEEE 標(biāo)準(zhǔn)的 VHDL的所有語句而不必考慮可綜合性。 自頂向下的設(shè)計(jì)方法是系統(tǒng)被分解為各個(gè)模塊的集合之后，可以對設(shè)計(jì)的每個(gè)獨(dú)立模塊指派不同的工作小組。 在 EDA 技術(shù)應(yīng)用中，自頂向下的設(shè)計(jì)方法，就是在整個(gè)設(shè)計(jì)流程中各設(shè)計(jì)環(huán)節(jié)逐步求精的過程。 下載和硬件測試 把適配后生成的下載或配置文件，通過編程器或編程電纜向 FPGA 進(jìn)行下載，以便進(jìn)行硬件調(diào)試和驗(yàn)證 [12]。對于電子設(shè)計(jì)領(lǐng)域的綜合概念可以表示為 :將用行為和功能層次表達(dá)的電子系統(tǒng)轉(zhuǎn)換為低層次的便于具體實(shí)現(xiàn)的模塊組合裝配而成的過程。其特點(diǎn)是設(shè)計(jì)與芯片工藝無關(guān)，可以方便的進(jìn)行自頂向下設(shè)計(jì)、輸入效率很高、有利于模塊的劃分和移植、可移植性好、同時(shí)具有很強(qiáng)的邏輯描寫和仿真功能。 原理圖輸入方法是一種類似于傳統(tǒng)電子設(shè)計(jì)方法的原理圖編輯輸入方式，即在EDA 軟件的圖形編輯界面上能完成特定 功能的電路原來圖。 功能定義 /器件選型 在設(shè)計(jì) FPGA 工程之前，就需要我們隊(duì)系統(tǒng)功能的定義和模塊進(jìn)行劃分，另外一點(diǎn)就是要根據(jù)工程的要求，選擇最為合適的設(shè)計(jì)方案和性價(jià)比較高的器件。 圖 1 應(yīng)用于 FPGA 的 EDA 開發(fā)流程 原理圖 /VHDL 文本編輯 綜合 FPGA 適配 FPGA 編程下載 FPGA 是可編程器件，從而使得其的設(shè)計(jì)過 程包括兩個(gè)方面：硬件設(shè)計(jì)和軟件設(shè)計(jì)。 PID 加模糊控制能夠改善系統(tǒng)動(dòng)態(tài)品質(zhì)，但需 PID 參數(shù)進(jìn)行整定，控制指標(biāo)的優(yōu)劣取決于 PID 參數(shù)的整定結(jié)果 [2]。 PID 調(diào)節(jié)規(guī)律較成熟，具有超前、及時(shí)有力且可以消除余差等作用，但在大偏差時(shí)，容易出現(xiàn)積分飽和，控制時(shí)間過長參數(shù)整定也很困難，對象工況不同時(shí) PI
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號-1