【正文】 0x24～0x3D）、 OS引導(dǎo)程序（ 0x3E～ 0x01FD）和結(jié)束標(biāo)志幾部分組成 [12]。引導(dǎo)扇區(qū)中的重要信息可以被DOS和 OS/2中稱為驅(qū)動器參數(shù)塊的操作系統(tǒng)結(jié)構(gòu)訪問。它是在根目錄中存儲文件和目錄信息的目錄表。 一個分區(qū)分成同等大小的簇，也就是連續(xù)空間的小塊。 FAT16的 每個 FAT 項(xiàng)占兩個字節(jié)，不同的表項(xiàng)值有不同的含義，下面是 FAT16 的表項(xiàng)值對應(yīng)表。每個文件根據(jù)它的大小可能占有一個或者多個簇；這樣，一個文件就由這些這些（稱為單鏈表）簇鏈表示。這是實(shí)際的文件和目錄數(shù)據(jù)存儲的區(qū)域，它占據(jù)了分區(qū)的 xx 大學(xué)學(xué)士學(xué)位論文 20 絕大部分。它包含有兩份文件分配表，是分區(qū)信息的映射表，指示簇是如何存儲的。第一個保留扇區(qū)是引導(dǎo)區(qū)（分區(qū)啟動記錄）。在本系統(tǒng)能夠 SD卡只作為一種存儲介質(zhì)使用，且整個系統(tǒng)作為一個分區(qū)處理。 表 23 SD卡邏輯結(jié)構(gòu) 主引導(dǎo)區(qū) 引導(dǎo)區(qū) FAT表 1 FAT表 2 目錄區(qū) 數(shù)據(jù)區(qū) 32個扇區(qū) 1個扇區(qū) 按容量可變 按容量可變 32個扇區(qū) 按容量可變，以簇為單位 主引導(dǎo)區(qū)位于整個 SD卡的 0柱面 0磁頭， 1扇區(qū)存放引導(dǎo)程序用于啟動和引導(dǎo)操作系統(tǒng)，同時存放 SD卡的主分區(qū)表，記錄卡的分區(qū)信息。 ? 用戶數(shù)據(jù)區(qū)用于存放用戶數(shù)據(jù)及子目錄 。 ? MBR 區(qū)裝有用于啟動系統(tǒng)的代碼和有關(guān)文件系統(tǒng)的重要信息 ； 在主引導(dǎo)扇區(qū)的末尾處含有分區(qū)表 ， 分區(qū)表用于標(biāo)識每個分區(qū)開始和結(jié)束的表項(xiàng) ， 最多可以有 4 個分區(qū) ， 每個分區(qū)可以包含不同的文件系統(tǒng) 。 SPI還是一個數(shù)據(jù)交換協(xié)議：因?yàn)镾PI的數(shù)據(jù)輸入 線 和輸出線獨(dú)立，所以允許同時完成數(shù)據(jù)的輸入和輸出。 需要注意的是， SCK信號線只由主設(shè)備控制，從設(shè)備不能控制信號線。這就是SCK時鐘線存在的原因，由 SCK提供時鐘脈沖， SDI、 SDO 則基于此脈沖完成數(shù)據(jù)傳輸。 SPI 的通信原理很簡單，它以 主從方式工作，這種模式通常有一個主設(shè)備和一個或多個從設(shè)備，需要至少 4 根線，事實(shí)上 3 根也可以（單向傳輸時）。 同步外設(shè)接口 （ SPI） 是由摩托羅拉公司開發(fā)的全雙工同步串行總線 ， SD總線允許強(qiáng)大的 1線到 4線數(shù)據(jù)信號設(shè)置 ， 不同的總線訪問方式其引腳功能定義不同。大小猶如一張郵票的 SD 記憶卡，重量只有 2 克，但卻擁有高記 憶容量、快速數(shù)據(jù)傳輸率、極大的移動靈活性以及很好的安全性。 SD 卡簡介及 FAT16 文件系統(tǒng)構(gòu)成介紹 SD 卡（ Secure Digital Memory Card） 中文翻譯為安全數(shù)碼卡，是一種基于半導(dǎo)體快閃記憶器的新一代記憶設(shè)備 ， 不需要額外的電源來保持其上記憶的信息。 4． 停止條件 :SDA 的上升沿，此時， SCL 為高。 圖 34 合法數(shù)據(jù)格式 I2C 總線有如下四種基本操作： 1． 開始條件 :SDA 由高到低躍變， SCL 為高。與應(yīng)答對應(yīng)的時鐘脈沖由主控器產(chǎn)生，發(fā)送器在應(yīng)答期間必須下拉 SDA 線。輸出到 SDA線上的每個字節(jié)必須是 8 位，每次傳輸?shù)淖止?jié)不受限制，每個字節(jié)必須有一個應(yīng)答為 ACK。 在 I2C 總線上 產(chǎn)生時鐘信號通常是主機(jī)器件的責(zé)任 ， 當(dāng)在總線上傳輸數(shù) 據(jù)時每個主機(jī)生成自己的時鐘信號。 本設(shè)計中 FPGA 作為主機(jī)， STA013 作為從機(jī)通訊。被 主機(jī)尋訪的設(shè)備都稱為從機(jī)。 I2C 串行總線有兩根信號線：一根雙向的數(shù)據(jù)線 SDA；另一根是時鐘線 SCL。 （ 4） 輸出數(shù)字音頻信號： STA013 解碼后的數(shù)字音頻信號由 PIN9（ SDO 串行數(shù)據(jù)輸出 ） 、 PIN10（ SCKT 串行時鐘 ） 、 PINI11（ LRCKT 左右聲道時鐘 ） 、 PIN12（ OCLK 采樣時鐘 ） 4 個引腳 輸出到 D/A 轉(zhuǎn)換器CS4334。它同時還可以自動探測 MP3 的采樣頻率（ 、 48KHz 等 ） 并合理調(diào) DAC 的時鐘。MP3 解碼電路原理圖如 附錄 C 所示 ，其對應(yīng)的 PCB 如圖 31 所示。 STA013 通過 I2C 接口接收輸入數(shù)據(jù)，解碼后的信號可以是立體聲、單聲道或者雙聲道 的數(shù)字輸出，可以通過 PCM 輸出接口，直接送去 D/A 轉(zhuǎn)換芯片處理。 STA013支持 多種不同的 采樣 頻 率 ， 有 、1 1 、 2 3 48KHz等，且該解碼芯片可以直接完成各種格式 MP3 數(shù)據(jù)流的解碼操作，解碼速度從 8kbit/s 到 320kbit/s,具有左右聲道獨(dú)立的音量控制，重低 音、中音、高音均衡控制 ,STA013能在三種 不同時鐘頻率下工作 （ 、 、 10MHz） 。 由于解碼過程中需要執(zhí)行大量的算法，這將會增加處理器的負(fù)荷，降低處理器性能。 硬件實(shí)現(xiàn) MP3解碼，可以 購買專門的 MP3解碼 芯片，比較如下： ： ? 減少工作量，加快開發(fā)進(jìn)度。 MP3解碼的解碼器。 xx 大學(xué)學(xué)士學(xué)位論文 12 ：控制 MP3播放等功能的按鈕。 MP3 播放器的系統(tǒng)需求 MP3 播放器最主要的功能便是實(shí)現(xiàn)音樂的播放 。人耳的聽覺并不是線性的，而且人耳對于不同的聲音的感覺是不同的，強(qiáng)的聲音往往可以淹沒弱的聲音。如果對于一段聲音不進(jìn)行壓縮的話，那么每存儲一分鐘的立體聲 CD 音質(zhì)音樂必須用 10Mbit，這是一個十分大的開銷。它們同 Erlanger 大學(xué)合作開展了一個項(xiàng)目，最后IIS 提出了一個非常優(yōu)秀的算法，也就是 ISOMPEGI 音頻的第三層，同時通過的 ISO111723 標(biāo)準(zhǔn)也就成為了 MPEG 標(biāo)準(zhǔn)中的一部分。因此，現(xiàn)在還難以從軟硬件劃分所得的高層描述自動綜合出在功能和性能上滿足要求的軟硬件。軟硬件混合實(shí)現(xiàn)方式往往能夠達(dá)到系統(tǒng)設(shè)計目標(biāo)的最佳平衡點(diǎn)，軟硬件劃分（ Hardware/Software Partition）的任務(wù)是把系統(tǒng)功能劃分為軟件實(shí)現(xiàn)的部分和硬件實(shí)現(xiàn)的部分，并使得整個系統(tǒng)的性 xx 大學(xué)學(xué)士學(xué)位論文 10 能、成本指標(biāo)達(dá)到最佳平衡點(diǎn)，是軟硬件協(xié)同設(shè)計中的一個重要課題，劃分結(jié)果力求保證速度、減小成本、降低功耗 ，如圖 24 所示 。典型的軟硬件協(xié)同設(shè)計流程如圖 23 所示。 SOPC 技術(shù)研究的主要內(nèi)容 如圖 22 所示 。 Sopc 的設(shè)計過程是一項(xiàng)非常復(fù)雜且極具挑戰(zhàn)性的工作，沒有一套有效的設(shè)計方法很難保證芯片的正確、高效。 xx 大學(xué)學(xué)士學(xué)位論文 8 “自底向上”的正向設(shè)計：是在系統(tǒng)劃分和分解的基礎(chǔ)上先進(jìn)行單元設(shè)計，在單元精心設(shè)計后逐步 向上進(jìn)行功能塊，子系統(tǒng)設(shè)計以至到最終的系統(tǒng)總成。在很多情況下，這是需進(jìn)行硬件仿真的，以最終確定邏輯設(shè)計的正確性。下一步是把結(jié)構(gòu)轉(zhuǎn)換成邏輯圖，即進(jìn)行邏輯設(shè)計。 然后從頂層開始 ,連續(xù)地逐層向下分解 ， 直 到系統(tǒng)的 所有模塊都小到便于掌握為止 。 系 統(tǒng) 級 設(shè) 計模 塊 A 模 塊 B 模 塊 C模 塊 A 1模 塊 A 2 模 塊 A 3 模 塊 C 1 模 塊 C 2 模 塊 C 3 圖 21 TOPDOWN 設(shè)計方法 自頂向下 是 一種逐步求精的設(shè)計程序的過程和方法。但如此大規(guī)模的電路設(shè)計是不可能由一個或幾個設(shè)計工程師來完成而不出錯。查找表 （ Lookuptable） 簡稱 LUT，它本質(zhì)上是一個 RAM，目前 FPGA 中多使用 4 輸入的 LUT， 所以每一個 LUT 可以看成一個有 4 位地址線的 16*1 的RAM。 2. FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 FPGA（ Field Programmable Gate Array）是指現(xiàn)場可編程門陣列，多為 SRAM 工藝，基于查找表 （ Look Up Table） 結(jié)構(gòu)， FPGA 在掉電后信息即丟失，所以每次上電后需對 FPGA 進(jìn)行重新加載，要外掛配置用的 EEPROM。本文對軟硬件協(xié)同的相關(guān)技術(shù)進(jìn)行了 研究， 并體現(xiàn)于設(shè)計中。在國內(nèi)，這方面的研究研發(fā)已展開并取得了初步的成果。微處理器是嵌入式系統(tǒng)的核心，可仿真的微處 xx 大學(xué)學(xué)士學(xué)位論文 5 理器模型是這些仿真工具的重要組成部分，但大部分工具將微處理器模型看作是不可變的。 Ptolemy 的擴(kuò)展性很好，在 Ptolemy 中有許多 C++語言開發(fā)的域 （ Domain） 和節(jié)點(diǎn) （ Star） 作為仿真的構(gòu)件，用戶可以編寫新的域和節(jié)點(diǎn)，并構(gòu)造自己的仿真模型。 國外相關(guān)研究 ： CASTLE（ Code sign and Synthesis Tool Environment）由德國信息技術(shù)國家研究中心系統(tǒng)設(shè)計研究所開發(fā)。在 MP3 中 使用了許多技術(shù)其中包括心理聲學(xué)以確定音頻的哪一部分可以丟棄。使用 MP3播放器對 MP3 文件進(jìn)行實(shí)時的解壓縮（解碼），這樣，高品質(zhì)的 MP3 音樂就播放出來了。 MP3 是利用 MPEG Audio Layer 3 的技術(shù)，將音樂以 1:10 甚至 1:12 的壓縮率，壓縮成容量較小的 file，換句話說，能夠在音質(zhì)丟失很小的情況下把文件壓縮到更小的程度。 MPEG Layer 3 MP3 全稱是 動態(tài)影像專家壓縮標(biāo)準(zhǔn)音頻層面 3（ Moving Picture Experts Group Audio Layer III）。 SOC 最大的特點(diǎn)是成功實(shí)現(xiàn)了軟硬件無縫結(jié)合，直接在處理器片內(nèi)嵌入操作系統(tǒng)的代碼模塊。所以，如果能建立相對通用的軟硬件基礎(chǔ)，然后在其上開發(fā)出適應(yīng)各種需要的系統(tǒng)，是一個比較好的發(fā)展模式。 2. 嵌入式系統(tǒng)是將先進(jìn)的計算機(jī)技術(shù)、半導(dǎo)體技術(shù)和電子技術(shù)和各個行業(yè)的具體應(yīng)用相結(jié)合后的產(chǎn)物，這一點(diǎn)就決定了它必然是一個技術(shù)密集、資金密集、高度分散、不斷創(chuàng)新的知識集成系統(tǒng)。 這主要 是從應(yīng)用上加以定義的，從中可以看出嵌入式系統(tǒng)是軟件和硬件的綜合體，還可以涵蓋機(jī)械等附屬裝置。這些任務(wù)可能會有互相同步和通信的需要，會有時限的要求，或者要求訪問系統(tǒng)芯片的專用硬件的接口。 軟硬件協(xié)同設(shè)計綜合以上兩種設(shè)計方法。為實(shí)現(xiàn)這一目標(biāo)，有兩種可能的SOPC 設(shè)計方法。固 IP 是指在結(jié)構(gòu)和拓?fù)浞矫驷槍π阅芎兔娣e通過版圖規(guī)劃，它們以綜合好的代碼或通用庫元件的網(wǎng)表形式存在，介于軟核和硬核之間。 IP （ Intellectual Property） 是指可用來生成 ASIC（ Application Specific Integrated Circuit） 和 PLD（ Programmable Logic Device） 的邏輯功能塊，又稱為 IP 核 （ IP Core） 及虛擬器件 VC?？梢允褂?FPGA 來實(shí)現(xiàn)專用集成電路 （ ASIC） 完成的任何邏輯功能，而且在產(chǎn)品發(fā)售后也能夠?qū)δ苓M(jìn)行更新，在很多應(yīng)用中都具有一定優(yōu)勢。但是，隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。 傳統(tǒng)器件及設(shè)計中的諸多缺陷很難適應(yīng)當(dāng)前的需要，如何在短時間內(nèi)開發(fā)出滿足需求的產(chǎn)品，是當(dāng)前亟待解決的難題。 Hardware/software Codesign xx 大學(xué)學(xué)士學(xué)位論文 III 目錄 摘要 ....................................................................................................................... I Abstract ................................................................................................................II 第 1 章 緒論 ........................................................................................................ 1 課題背景 ................................................................................................... 1 可編程片上系統(tǒng) ................................................................................ 1 軟硬件協(xié)同設(shè)計 ................................................................................ 2 嵌入式系統(tǒng) ........................................................................................ 2 MPEG Layer 3 .................................................................................... 3 國內(nèi)外文獻(xiàn)綜述 ....................................................................................... 4