【正文】 的輸出，填入 實(shí)驗(yàn)報(bào)告 表中，并和理論分析進(jìn)行比較、驗(yàn)證。 按指定數(shù)據(jù)完成幾種指定的算術(shù)運(yùn)算 。才可以將本次運(yùn)算的進(jìn)位結(jié)果 CY 鎖存到進(jìn)位鎖存器 74LS74（ UN5B） 中。 實(shí)驗(yàn)步驟 （ 1） 仔細(xì)查線無(wú)誤后，接通電源。 （ 4） 如果原來(lái)有進(jìn)位， CY=1，進(jìn)位燈亮，但需要清零進(jìn)位標(biāo)志時(shí)，具體操作方法如下： ? AR 信號(hào)置為 “ 0” 電平 ， DRl 寄存器中的數(shù)應(yīng) 小于 FF。 （ 5） 驗(yàn)證帶進(jìn)位運(yùn)算及進(jìn)位鎖存功能 這里有兩種情況： ? 進(jìn)位標(biāo)志已清零， 即 CY=0，進(jìn)位燈滅 。 ? 原來(lái)有進(jìn)位， 即 CY=1，進(jìn)位燈亮 。 四、驗(yàn)證兩種操作下帶進(jìn)位的運(yùn)算功能的實(shí)驗(yàn)數(shù)據(jù)記錄 ① Cy=0 進(jìn)位燈滅 DR1 DR2 S3 S2 S1 S0 M=0,CN=0(帶進(jìn)位算術(shù)運(yùn)算 ) 運(yùn)算結(jié)果 運(yùn)算后 進(jìn)位狀態(tài) Cy 理論計(jì)算 結(jié)果 8CH 9FH 0 0 0 0 0 0 0 1 0 1 1 0 1 0 0 1 1 1 0 0 1 1 0 1 15 ② Cy=1 進(jìn)位燈亮 DR1 DR2 S3 S2 S1 S0 M=0, Cy=1(帶進(jìn)位算術(shù)運(yùn)算 ) 運(yùn)算結(jié)果 運(yùn)算后 進(jìn)位狀態(tài) Cy 理論計(jì)算 結(jié)果 8CH 9FH 0 0 0 0 0 0 0 1 0 1 1 0 1 0 0 1 1 1 0 0 1 1 0 1 五 、思考題 如何 在進(jìn)位運(yùn)算操作前對(duì)進(jìn)位標(biāo)志清零 ？ 在 進(jìn)行 進(jìn)位運(yùn)算操作 時(shí)，在何種情況下要對(duì) 進(jìn)位標(biāo)志清零 ？ 分析硬件電路說(shuō)明在什么條件下，才能鎖存 8 位運(yùn)算后的進(jìn)位標(biāo)志？ 16 圖 帶進(jìn)位控制運(yùn)算器的數(shù)據(jù)通路 17 實(shí)驗(yàn)三 16 位算術(shù)邏輯運(yùn)算實(shí)驗(yàn) 一、實(shí)驗(yàn)?zāi)康? 驗(yàn)證算術(shù)邏輯運(yùn)算功能發(fā)生器 74LS181 的 16 位運(yùn)算組合功能。低 8 位運(yùn)算器的輸出經(jīng)過(guò)一個(gè)三態(tài)門 74LS245（ U33）到ALUO1 插座，實(shí)驗(yàn)時(shí)用 8 芯排線和內(nèi)部數(shù)據(jù)總線 BUSD0～ D7 插座 BUS1～ 6 中的任一個(gè)相連，低 8 位數(shù)據(jù)總線通過(guò) LZD0～ LZD7 顯示燈顯示；高 8 位運(yùn)算器的輸出經(jīng)過(guò)一個(gè)三態(tài)門 74LS245（ U33’）到 ALUO1’插座，實(shí)驗(yàn)時(shí)用 8 芯排線和高 8 位數(shù)據(jù)總線 BUSD8～ D15 插座 KBUS1 或 KBUS2 相連 ，高 8 位數(shù)據(jù)總線通過(guò) LZD8～LZD15 顯示燈顯示；參與運(yùn)算的四個(gè)數(shù)據(jù)輸入端分別由四個(gè)鎖存器 74LS273（ U2U U29’、 U30）鎖存，實(shí)驗(yàn)時(shí)四個(gè)鎖存器的輸入并聯(lián)后用 8 芯排線連至外部數(shù)據(jù)總線 EXD0～ D7 插座 EXJ1～ EXJ3 中的任一個(gè)；參與運(yùn)算的數(shù)據(jù)源來(lái)自于 8 位數(shù)據(jù)開并 KD0～ KD7，并經(jīng)過(guò)一三態(tài)門 74LS245（ U51）直接連至外部數(shù)據(jù)總線 EXD0～EXD7，輸入的數(shù)據(jù)通過(guò) LD0～ LD7 顯示。 19 實(shí)驗(yàn)步驟 （ 1） 連接線路，仔細(xì)查線無(wú)誤后，接通電源。 （ 3） 驗(yàn)證 74LS181 的 16 位 算術(shù)運(yùn)算和邏輯運(yùn)算功能（采用正邏輯）。 LDDR1～ LDDR4 四個(gè)開關(guān)全撥至“ 0”電平。 加數(shù) 1 高位 DR3 加數(shù) 1 低位 DR1 加數(shù) 2 高位 DR4 加數(shù) 2 低位 DR2 S3 S2 S1 S0 M＝ 0（算術(shù)運(yùn)算） M＝ 1 （邏輯運(yùn)算） Cn=1 無(wú)進(jìn)位 Cn=0 有進(jìn)位 01 FE 01 02 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ 表 實(shí)驗(yàn)結(jié)果 21 注意：本實(shí)驗(yàn)做完后，拔掉連線 ALUBUS`和 ALUO1`，去掉短路套 ZI CN0、 CN4。 （ 1）實(shí)現(xiàn)的方法 （ 2）實(shí)驗(yàn)結(jié)果 （ 3）兩數(shù)之差 若 被減數(shù)為 1234 H 和減數(shù)為 7C69H， 要求 通過(guò) 74LS181 的 運(yùn)算，計(jì)算這兩數(shù)之差 。 二、實(shí)驗(yàn)內(nèi)容 實(shí)驗(yàn)原理 移位運(yùn)算實(shí)驗(yàn)原理如圖 所示 。 圖 移位運(yùn)算實(shí)驗(yàn)原理 圖 24 實(shí)驗(yàn)接線 ① ALUO2 連 BUS4； ② EXJ1 連 BUS3； ③ SJ2 連 UJ2； ④ 跳線器 ALUB、 299B、 SWB 撥至左側(cè)（手動(dòng)位置），且開關(guān) ALUB 撥至“ 1”電平， 299B 撥至“ 0”電平。 表 74LS299 功能表 KD7D0=00110101 數(shù)據(jù)開關(guān)置數(shù) SWB=0 開輸入三態(tài)門 S0=1 S1=1 數(shù)據(jù)置入移位寄存器 SWB=1 關(guān)輸入三態(tài)門 T4= 25 四、實(shí)驗(yàn)數(shù)據(jù)記錄 移位寄存器初始數(shù)據(jù)為 ： 35H 第 1 次按動(dòng)手動(dòng)脈沖開關(guān)，移位寄存器數(shù)據(jù)為： 第 2 次按動(dòng)手動(dòng)脈沖開關(guān)，移位寄存器數(shù)據(jù)為： 第 3 次按動(dòng)手動(dòng)脈沖開關(guān)，移位寄存器數(shù)據(jù)為： 第 4 次按動(dòng)手動(dòng)脈沖開關(guān)，移位寄存器數(shù)據(jù)為： 實(shí)驗(yàn)結(jié)果記錄表 置入移位寄存器數(shù)據(jù) 進(jìn)位 Cy 299B S1 S0 M 移位操作 移 位后 結(jié)果 理論計(jì) 算結(jié)果 9AH 0 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 1 五 、思考題 若移位寄存器存放一個(gè) 8 位數(shù)，通過(guò)怎樣的移位運(yùn)算后可使移位寄存器存放的數(shù)據(jù)保持不變？ 26 實(shí)驗(yàn) 五 存儲(chǔ)器實(shí)驗(yàn) 一、實(shí)驗(yàn)?zāi)康? 掌握靜態(tài)隨機(jī)存取存儲(chǔ)器 RAM 工作特性及數(shù)據(jù)的讀寫 方法。手動(dòng)方式下，寫信號(hào)由 W/R`提供，片選信號(hào)由 CE`提供；自動(dòng)方式下，寫信號(hào)由控制 CPU 的 提供，片選信號(hào)由控制CPU 的 提供。 CS1 片選線由 CE`控制（對(duì)應(yīng)開關(guān) CE）、 OE 讀出使能線直接接地、 WE 寫使能線由 W/R`控制（對(duì)應(yīng)開關(guān) WE）、 CS2 直接接 +5V。 圖 主存儲(chǔ)器單元電路 28 表 6264 功能表 工作 方式 I/O 輸入 DI DO /OE /WE /CS1 非選擇 X HIGHZ X X H 讀出 HIGHZ DO L H L 寫入 DI HIGHZ H L L 寫入 DI HIGHZ L L L 選擇 X HIGHZ H H L 實(shí)驗(yàn)步驟 ① 連接實(shí)驗(yàn)線路，仔細(xì)查線無(wú)誤后接通電源。 ③ 向存儲(chǔ)器的 00 地址單元中寫入數(shù)據(jù) 11，具體操作步驟如下： LDAR=0 SWB=0 0 SWB=0 CE=0 WE=1 LDAR=0 T3= 數(shù)據(jù)開關(guān)置數(shù) 開輸入三態(tài)門 數(shù)據(jù) 置入 存儲(chǔ) 器 RAM SWB=1 KD7～ D0=00010001 SWB=0 CE=1 LDAR=1 T3= 數(shù)據(jù)開關(guān)置數(shù) 開輸入三態(tài)門 數(shù)據(jù) 置入 地址寄存器 CE=1 SWB=0 SWB=1 KD7～ D0=00000000 29 如 果 要對(duì)其它地址單元寫入內(nèi)容，方法同上，只是輸入的地址和內(nèi)容不同。 按照 前面介紹的實(shí)驗(yàn)步驟 向 存儲(chǔ)器地址 為 00H， 01H， 02H， 03H， 04H， 05H的 單元分別寫入數(shù)據(jù) ： 55H， 33H， 44H， 66H， 08H， F0H。 掌握數(shù)據(jù)通路傳輸控制特性。 圖 數(shù)據(jù)通路的框圖 實(shí)驗(yàn)接線 ① REGBUS 連 EXJ2； ② EXJ1 連 BUS1， MBUS 連 BUS2； ③ 跳線器 SWB、 LDAR、 CE、 WE 拔至左側(cè)（手動(dòng)位置）； ④ 拔掉跳線器 J13， J14， J18， J24， J22， J23。 ③ 送數(shù)據(jù) 63 到寄存器 R0，數(shù)據(jù) 20 送地址寄存器，然后將 R0 寄存器內(nèi)的數(shù)送入存儲(chǔ)器，最后將存儲(chǔ)器的內(nèi)容輸出到 LED 上顯示，具體操作步驟如下： （ 為正脈沖，用開關(guān)設(shè)置：初始為“ 0”然后置“ 1”再置“ 0” ） ④ 自定數(shù)據(jù)，按以上步驟操作驗(yàn)證 。 33 五 、 思考題 實(shí)驗(yàn)步驟③中輸入的兩個(gè)數(shù)據(jù)分別表示什么？有什么不同？ 若不采用輸出到數(shù)碼管上顯示，有否方法可驗(yàn)證寫入存儲(chǔ)器單元的內(nèi)容是否正確。 二、實(shí)驗(yàn)內(nèi)容 實(shí)驗(yàn)原理 實(shí)驗(yàn)所用的時(shí)序電路原理如圖 所示，可產(chǎn)生 4 個(gè)等間隔的時(shí)序信號(hào) TS1～TS4，其中 SP 為時(shí)鐘信號(hào)，由實(shí)驗(yàn)機(jī)上時(shí)鐘源提供，可產(chǎn)生頻率及脈寬可調(diào)的方波信號(hào)。當(dāng)“運(yùn)行控制”開關(guān)置為“運(yùn)行”，“運(yùn)行方式”開關(guān)置為“連續(xù)”時(shí)，一旦按下“啟動(dòng)運(yùn)行”開關(guān)，運(yùn)行觸發(fā)器 UN1B 的輸 出 QT 一直處于“ 1”狀態(tài)，因此時(shí)序信號(hào) TS1～ TS4 將周而復(fù)始地發(fā)送出去；當(dāng)“運(yùn)行控制”開關(guān)置為“運(yùn)行”，“運(yùn)行方式”開關(guān)置為“單步”時(shí)，一旦按下“啟動(dòng)運(yùn)行”開關(guān)，機(jī)器便處