【正文】 相位測量原理 .................................................2 輸入與采集 ...................................................2 頻率的測量 ...................................................2 相位差對(duì)應(yīng)的時(shí)間差的測量 .....................................3 2 設(shè)計(jì)要求與設(shè)計(jì)方案 ...............................................4 設(shè)計(jì)要求 ....................................................4 設(shè)計(jì)方案 ....................................................4 設(shè)計(jì)思路 ..................................................4 各模塊的作用 ..............................................4 設(shè)計(jì)方案 ..................................................4 3 硬件電路設(shè)計(jì) .....................................................6 整形電路 .....................................................6 輸入電路的設(shè)計(jì) ...........................................6 LM339 比較 器 .........................................7 數(shù)據(jù)采集電路 的設(shè)計(jì) ...........................................9 采集電路描述 .............................................9 FPGA 芯片 ................................................11 FPGA 數(shù)據(jù)采集分析 ........................................11 FPGA 工作時(shí)序 ............................................13 MCU 運(yùn)算控制電路的設(shè)計(jì) .......................................13 單片機(jī) AT89C51 ...........................................14 控制電路的設(shè)計(jì) ..........................................17 數(shù)據(jù)顯示電路 ................................................18 LED 顯示器 ...............................................18 74LS164 芯片 ............................................19 顯示電路設(shè)計(jì) ............................................20 直流電 源電路 ................................................21 直流電源的基本原理 .......................................21 各部分電路的設(shè)計(jì) .........................................21 直流穩(wěn)壓電源的整體電路 ...................................24 4 整機(jī)電路 ........................................................25 結(jié)論 ...............................................................27 致謝 ...............................................................28 參考文獻(xiàn) ...........................................................29 東華理工大學(xué)長江學(xué)院畢業(yè)設(shè)計(jì)（論文） 緒 論 1 1 緒 論 隨著科學(xué)技術(shù)的突飛猛進(jìn)的發(fā)展，電子技術(shù)廣泛的應(yīng)用于工業(yè)、農(nóng)業(yè)、交通運(yùn)輸、航空航天、國防建設(shè)、科研、生產(chǎn)等國民經(jīng)濟(jì)的諸多領(lǐng)域中，而電子測量技術(shù)又是電子技術(shù)中進(jìn)行信息檢測的重要手段，在現(xiàn)代科學(xué)技術(shù)中占有舉足輕重的作用和地位。 東華理工大學(xué)長江學(xué)院畢業(yè)設(shè)計(jì)（ 論文） ABSTRACT ABSTRACT This paper is designed to phase lowfrequency digital measuring instrument. this design which uses the bination of The MCU and FPGA will be divided the hardware into two parts of data acquisition processing and MCU minimum system ,it give full use to the features of MCUcontrolled puting for power , the FPGA data acquisition for high speed and resourcerich . We use the FPGA to plete collection of the data, so we can accurately collect the phrase difference between the twophase sinusoidal signal, corresponding to the time difference and the cycle of signal, so as to greatly improve the reliability of the system. Then according to characteristics of the shrapnelstrong operation and the ability to control, we use the minimum system of MCU to plete the reading of data FPGA, according to the data read calculate the frequency of signals under test and the phase difference between the twoway same frequency signals. At the same time, through the switching of function keys, the frequency and phase of signals under test will be showed by module Keyword： Data。 關(guān)鍵字： 數(shù)據(jù)采集 。 本設(shè)計(jì) 采用 的是 MCU 與 FPGA 相結(jié)合的方 法來設(shè)計(jì)的 ， 設(shè)計(jì) 將硬件系統(tǒng)分為數(shù)據(jù)采集處理和單片機(jī)最小系統(tǒng)兩部分，充分發(fā)揮單片機(jī)控制運(yùn)算能力強(qiáng)的特點(diǎn)和 FPGA 數(shù)據(jù)采集速度快、資源豐富的特點(diǎn)。數(shù)據(jù)的采集部分 利用 FPGA 完成，可以準(zhǔn)確地采集到兩個(gè)同頻正弦信號(hào)的相位差所對(duì)應(yīng)的時(shí)間差以及信號(hào)的周期，更好地提高系統(tǒng)的可靠性。 單片機(jī) 。 Acquisition。低頻數(shù)字式相位測試儀在工業(yè)領(lǐng)域中是經(jīng)常用到的一般測量工具，比如在電力系統(tǒng)中電網(wǎng)并網(wǎng)合閘時(shí)，要求兩電網(wǎng)的電信號(hào)相同，這就要求精確的測量兩工頻信號(hào)之間的相位差。在低頻范圍內(nèi)，相位測量在電力、機(jī)械等部門有著尤其重要的意義，對(duì)于低頻相位的測量，用傳統(tǒng)的模擬指針式儀表顯然不能夠滿足所需的精度要求，隨著電子技術(shù)以及微機(jī)技術(shù)的發(fā)展，數(shù)字式儀表因其高精度的測量分辨率以及高度的智能化、直觀化的特點(diǎn)得到越來越廣泛的應(yīng)用。最常見的是對(duì)網(wǎng)絡(luò)輸入與輸出信號(hào)的相位差，即網(wǎng)絡(luò)相移的測量。相位測量有 五種方法：相位比較法、相位檢波法、過零時(shí)間法 、 PLL 鎖相環(huán)測相法 [3]和變頻測相法。因此，選擇直接測相法作為低頻測相儀 的測試方法 。然后利用 FPGA 通過對(duì)整形后的信號(hào) A、 B處理后，獲得以二進(jìn)制形式表示的信號(hào)頻率以及相位差、對(duì)應(yīng)的時(shí)間差。為了兼顧單片機(jī)計(jì)算的方便和時(shí)標(biāo)信號(hào)獲得的方便，可采用 T0=? s，即 f0=10MHz 的時(shí)鐘脈沖作為時(shí)標(biāo)信號(hào)。 2）相位測量儀的輸入阻抗大于或等于 100kΩ。 6）相位差數(shù)字顯示，相位讀數(shù)為 0O～ ，分辨率為 。數(shù)據(jù)運(yùn)算控制電路模塊的作用是：獲取采集所得信號(hào)的數(shù)據(jù)，并進(jìn)行數(shù)據(jù)的計(jì)算處理。系統(tǒng)用 FPGA 實(shí)現(xiàn)數(shù)據(jù) 的采集，即將待測信號(hào)的頻率 f、兩路信號(hào)的相位差所對(duì)應(yīng)的時(shí)間差 T0分別轉(zhuǎn)換成為二進(jìn)制數(shù)據(jù)，供 MCU 讀取使用。由于 FPGA 對(duì)脈沖信號(hào)比較敏感，而被測信號(hào)是周期相同、幅度和相位不同的兩路正弦信號(hào)，為了準(zhǔn)確地測量出兩路正弦信號(hào)的相位差及其頻率，需要對(duì)輸 入 波形進(jìn)行整形 ， 使輸 入 信號(hào)變成矩形波信號(hào)，并送給FPGA 進(jìn)行處理．設(shè)計(jì)時(shí)設(shè)計(jì)了兩種整形輸 入 電路方案。 圖 2 采用單門限電壓比較器的整形電路圖 另外，在相位差測量過程中，不允許兩路被測輸入信號(hào)在整形輸入電路中發(fā) 生相東華理工大學(xué)長江學(xué)院畢業(yè)設(shè)計(jì)（論文） 硬件電路設(shè)計(jì) 7 對(duì)相移，或者應(yīng)該使得兩路被測信號(hào)在整形輸 入 電路 [13]中引起的附加相移是相同的．因此，我們對(duì) A 、 B 兩路信號(hào)采用了相同的整形電路。 在圖 3 中，比較器 LM339 連接成施密特觸發(fā)器的形式。每個(gè)比較器有兩個(gè)輸入端和一個(gè)輸出端。當(dāng) “ ” 端電壓高于 “+” 端時(shí)，輸出管飽和，相當(dāng)于輸出端接低電位。因?yàn)楫?dāng)輸出晶體三極管截止時(shí)，它的集電極電壓基本上取決于上拉電阻與負(fù)載的值。18V ； 3）對(duì)比較信號(hào)源的內(nèi)阻限制較寬； 4）共模范圍很大，為 0~（ ）Vo； 5）差動(dòng)輸入電壓范圍較大，大到可以等于電源電壓； 6）輸出端電位可靈活方便地選用。 數(shù)據(jù)采集 電路的設(shè)計(jì) 可以 采用 FPGA 適配板 [14]來實(shí)現(xiàn)。 設(shè)計(jì)時(shí)要充分利用了 PPGA 可編程 [15]資源多、速度快、口線多、實(shí)時(shí)采樣性好等特點(diǎn)。 EPC1441 是 OTP ( one Time Program ）型串行 PROM ，采用 PDIPS 封裝。因此， MCU 與 FPGA 之間設(shè)置了兩個(gè)信號(hào) DSEI 、 FEN。 其 單片機(jī)控制電路圖如下 圖 6： 12345678RST91011121314151617XTAL218XTAL119VSS202122232425262728PSEN29ALE/PROG30EA/VPP313233343536373839VCC40U0 89C51ALEVCCVCCAIN BIN CLKA CLKB CLKFD[0...18]RESLFENDSELFPGA1 23440MHz 圖 6 單片機(jī)控制 FPGA電路圖 東華理工大學(xué)長江學(xué)院畢業(yè)設(shè)計(jì)（論文） 硬件電路設(shè)計(jì) 11 FPGA 芯片 設(shè)計(jì)中選擇的是 ALTERA 公司的 FPGA ，芯片型號(hào)為 EPIK30TC1443 。 4 時(shí)鐘鎖定和時(shí)鐘自舉 該器件可為設(shè)計(jì)提供可供選擇的時(shí)鐘鎖定（ Cock Lock ）和時(shí)鐘自舉（ Clock Boost）電路。 EPIK30TC144 3 能夠滿足多功能、低功耗、低成本、高性能的系統(tǒng)設(shè)計(jì)要求。 本數(shù)字式相位測量儀 [17]的要求是測試并顯示輸 入信號(hào)的頻率范圍是在 20Hz～20KHz，測試并顯示信號(hào) A、 B 的相位差，相位差的變化范圍是 ? =00～ ，相位差的顯示分辨力為 ，