【正文】 著廣泛的應用。 正弦信號發(fā)生器的實現(xiàn)方法通常有以下幾種： （ 1）用分立元件組成的 信號 發(fā)生器：通常是單函數(shù)發(fā)生器且頻率不高，其工作不很穩(wěn)定，不易調(diào)試。 （ 3） 采用鎖相環(huán)間接頻率合成 (Phase Lock Loop 簡稱 PLL)。用隨機讀 /寫存儲器 RAM 存儲所需波形的量化數(shù)據(jù)，按照不同頻率要求，以 頻率控制字 K為步進對相位增量進行累加，以累加相位值作為地址碼讀取存在存儲器內(nèi)的波形數(shù)據(jù)，經(jīng) D/A轉(zhuǎn)換和幅度控制，再濾波即可得所需波形。目前，集成DDS 產(chǎn)品的頻率轉(zhuǎn)換時間可達 10ns 的量級，這是目前常用的鎖相頻率合成技術無法做到的。當頻率控制 字由 K1變?yōu)?K2之后，它是在己有的積累相位 nK1δ之上，再沒次累加 K2δ，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其斜率發(fā)生了突變，因而保持了輸出信號相位的連續(xù)性。 ⑥可以產(chǎn)生任意波形 用專用直接數(shù)字合成 DDS 芯片的 信號發(fā)生器，能產(chǎn)生正弦波 、 方波 、 三角波，鋸齒波等任意波形。 方案論證 系統(tǒng)總體方案論證 方案一 :采用數(shù)控電壓控制的 壓控振蕩器 （ voltagecontrolled oscillator 簡稱VCO） 。通過 MOTOROLA 公司生產(chǎn)的芯片 IC145152，壓控振蕩器搭接的鎖相環(huán)電路輸出穩(wěn)定性極好的正弦波，再利用過零比較器轉(zhuǎn)換成方波，積分電路轉(zhuǎn)換成三角波。 而且 AD9850 的相位也可以通過寫入控制字進行控制 ,可以方便地實現(xiàn) 相移鍵控法 （ phase shift keying 簡稱 PSK） 功能。 以上兩種方案經(jīng)過綜合考慮選擇 AT89S52作為本系統(tǒng)設計的理想單片機。使用數(shù)碼管顯示編程較易， 但要顯示內(nèi)容多，而且數(shù)碼管不能顯示字母 。 比較上述兩種方案，采用方案二。相位累加器由 N位全加器和 N位累加寄存器級聯(lián)而成，對代表頻率的 2進制碼進行累加運算，是典型的反饋電路，產(chǎn)生累加結果 Y。抽樣定理內(nèi)容是：當抽樣頻率大于等 6 于模擬信號頻率的 2倍時，可以由抽樣得到的離散信號無失真地恢復原始信號。 N2 / cf 。理論上 ,只要增加相位累加器的位數(shù) N 即可獲得任意小的頻率分辨率。 其中 ,AD9850 是美國 AD公司生產(chǎn)的一款典型的 DDS 芯片。 本系統(tǒng)設計的 DDS模塊的 PCB圖如圖 4所示： 圖 4 DDS 模塊的 PCB 圖 液晶顯示模塊 液晶模塊采用的是液晶 LCD1602 字符型液晶，字符型液晶顯示模塊是一種專門用于顯示字母、數(shù)字、符號等點陣式 LCD，目前常用 16*1， 16*2， 20*2 和40*2 行等的模塊。 2個字符 芯片工作電壓 — 工作電流 () 模塊最佳工作電壓 字符尺寸 179。 第 3 腳： VL 為液晶顯示器對比度調(diào)整端，接正電源時 對比度最弱，接地時對比度最高，對比度過高時會產(chǎn)生“鬼影”，使用時可以通過一個 10K 的電位器調(diào)整對比度。 第 6 腳： E端為使能端，當 E端由高電平跳變成低電平時，液晶模塊執(zhí)行命令。 ③ LCD1602液晶顯示模塊直接與單片機 AT89S52相連接，其接線原理圖 6如下： 圖 6 LCD 接線原理圖 10 芯片介紹 芯片 AT89S52介紹 AT89S52 是一個低功耗，高性能 CMOS 8 位單片機，片內(nèi)含 8k Bytes ISP(Insystem programmable)的可反復擦寫 1000 次的 Flash 只讀程序存儲器，器件采用 ATMEL 公司的高密度、非易失性存儲技術制造，兼容標準 MCS51 指令系統(tǒng)及 80C51 引腳結構，芯片內(nèi)集 成了通用 8 位中央處理器和 ISP Flash 存儲單元，功能強大的微型計算機的 AT89S52 可為許多嵌入式控制應用系統(tǒng)提供高性價比的解決方案。 8K字節(jié)在系統(tǒng)可編程 Flash存儲器 178。 32個可編程 I/O口線 178。 低功耗空閑和掉電模式 178。 掉電標識符 單片機 AT89S52的接口及引腳功能： （ 1） CCV ：接 +5V電源。對 P0端口寫“ 1”時，引腳用作高阻抗輸入。程序校驗時，需要外部上拉電阻。在 flash編程和校驗時， P1口接收低 8位地址字節(jié)。作為輸入使用時，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流。其引腳功能如表 4所示。特殊寄存器AUXR(地址 8EH)上的 DISRTO位可以使此功能無效。在一般情況下， ALE 以晶振六分之一的固定頻率輸出脈沖，可用來作為外部定時器或時鐘使用。否則， ALE 將被微弱拉高。 （ 10） EA /VPP:訪問外部程序存儲器控制信號。 （ 11） XTAL1:振蕩器反相放大器和內(nèi)部時鐘發(fā)生 電路的輸入端?？删幊?DDS系統(tǒng)的核心是相位累加器，它由一個加法器和一個 N位相位寄存器組成， N一般為 24～ 32。范圍的一個相位點。 在 125 MHz的系統(tǒng)時鐘下， AD9850中 32位的頻率字輸入可使輸出信號的頻率分辨率達到 0． 029 Hz，并具有 5位的相位字輸入，允許相位按增量 180176。 ， 11． 25176。 AD9850在接上時鐘電路之后，就可以產(chǎn)生一個頻率和幅值都可編程控制的模擬正弦波輸出，此正弦波可直接用作信號發(fā)生器，或者經(jīng)過內(nèi)部的高速比較器轉(zhuǎn)換為方波輸出。 WCLK：字裝入信號，上升沿有效。 AVDD：模擬電源 (+5Ｖ )。 QOUT：內(nèi)部比較器負向輸出端。 DACBL： DAC 旁路連接端 。 16 運算放大器 OP37介紹 OP37 芯片是一種低噪聲，非斬波穩(wěn)零的單運算放大器集成電路。由于本系統(tǒng)中方波 信號帶寬為 4MHz，而 OP37 的帶寬達到了 63MHz，用 OP37 足夠可以實現(xiàn)了。 高開環(huán)增益： 萬； 優(yōu)秀的 CMRR： 126dB（供 11V 電壓） （ 2） 管腳介紹： 1和 8為偏置平衡， 2為反向輸入端， 3為正向輸入端， 4接 負電源 ， 5 空腳，6為輸出， 7接 正 電源。在單芯片上，擁有靈巧的 8 位 CPU 和在系統(tǒng)可編程 Flash，使得 AT89S52為眾多嵌入式控制應用系統(tǒng)提供高靈活、超有效的解決方案。掉電保護方式下， RAM內(nèi)容被保存，振蕩器被凍結 。本系統(tǒng)設計的 DDS 模塊由頻率控制字、相位累加器、正弦查詢表、 D/ A 轉(zhuǎn)換器和低通濾波器組成 。 19 正弦波 ，方波電路 圖如圖 13所示： 圖 13 正弦波、方波產(chǎn)生電路 由于 DDS模塊自身無法產(chǎn)生方波，所以通過轉(zhuǎn)換電路將方波轉(zhuǎn)換成三角波能 產(chǎn)生方波的電路很多，如門電路，集成運放或 555定時器組成的多謝振蕩器均能產(chǎn)生方波。場頻又稱為“垂直掃描頻率”或“ 刷新率” ， 行頻又稱為“水平掃描頻率”，和掃描頻率密切相關的參數(shù)是顯示器的帶寬，場頻和行頻越高，帶寬就越大，掃描頻率和帶寬是顯示器的一個綜合指標，一定程度上反映了顯示器的定位。 if(K5==0) { flag=1。 if(Frequency_Out_9850==30000000) flag=0。 系統(tǒng)軟件總體流程圖 與 LCD 顯示流程圖分別 如圖 15 和圖 16 所示： 22 圖 15 總體流程圖 圖 16 LCD 顯示流程圖 5 正弦信號發(fā)生器的調(diào)試 測量儀器：穩(wěn)壓電源、示波器、數(shù)字萬