【正文】 應(yīng)用，數(shù)據(jù)采集系統(tǒng)采用更先進(jìn)的模塊式結(jié)構(gòu)，根據(jù)不同的應(yīng)用要求，通過(guò)簡(jiǎn)單的增加和更改模塊，并結(jié)合系統(tǒng)編程，就可以擴(kuò)展和修改，迅速組成一個(gè)新的系統(tǒng)。第二類由數(shù)據(jù)采集卡、標(biāo)準(zhǔn)總線和計(jì)算機(jī)構(gòu)成。 國(guó)內(nèi)外發(fā)展趨勢(shì)及研究現(xiàn)狀數(shù)據(jù)采集系統(tǒng)出現(xiàn)于20世紀(jì)50年代，1956年美國(guó)首先研發(fā)了用在軍事上的數(shù)據(jù)采集測(cè)試系統(tǒng)。數(shù)據(jù)采集模塊主要是通過(guò)FPGA對(duì)外部的A/D芯片進(jìn)行控制。在科學(xué)研究中，應(yīng)用數(shù)據(jù)采集系統(tǒng)可獲得大量的動(dòng)態(tài)信息，是研究瞬間物理過(guò)程的有力工具，也是獲得科學(xué)奧秘的重要手段之一。從20世紀(jì)60年代以來(lái)，數(shù)字信號(hào)處理技術(shù)已逐漸成為信號(hào)處理領(lǐng)域的主力，它已經(jīng)滲透到各個(gè)應(yīng)用領(lǐng)域之中。s rapid development,the data acquisition system also obtained the widespread in the domains of aerospace,geological prospecting, electric power, radar, munication and so some special occasions,we also set the very high request to data acquisition system39。本文設(shè)計(jì)了一種基于FPGA 和ADS8344的多路數(shù)據(jù)采集處理系統(tǒng)，針對(duì)此系統(tǒng)設(shè)計(jì)了基于ADS8344的模數(shù)轉(zhuǎn)換采集板，再將模數(shù)轉(zhuǎn)換采集板的數(shù)據(jù)傳送至基于FPGA的采集控制模塊進(jìn)行數(shù)據(jù)的壓縮以及緩沖存儲(chǔ)，最后調(diào)入數(shù)據(jù)進(jìn)行數(shù)據(jù)的處理。在某些特殊場(chǎng)合下，對(duì)數(shù)據(jù)采集系統(tǒng)的便攜性也提出了很高的要求。本文針對(duì)此需求，實(shí)現(xiàn)了一種應(yīng)用FPGA和ADS8344的多路、高速的數(shù)據(jù)采集系統(tǒng)，從而為測(cè)量?jī)x器提供良好的采集數(shù)據(jù)。在生產(chǎn)過(guò)程中，應(yīng)用數(shù)據(jù)采集系統(tǒng)可以對(duì)生產(chǎn)現(xiàn)場(chǎng)的工藝參數(shù)進(jìn)行采集、監(jiān)視和記錄，為提高產(chǎn)品質(zhì)量、降低成本提供了技術(shù)手段。因此，設(shè)計(jì)出一個(gè)合適的數(shù)據(jù)采集系統(tǒng)就顯得尤為必要和迫切。經(jīng)設(shè)計(jì)與調(diào)試，模數(shù)轉(zhuǎn)換模塊可為系統(tǒng)提供穩(wěn)定可靠的數(shù)據(jù)，能穩(wěn)定工作在百兆的頻率下；采集控制模塊能實(shí)時(shí)地完成數(shù)據(jù)壓縮與數(shù)據(jù)緩沖，并能通過(guò)時(shí)鐘管理模塊來(lái)控制前端ADS8344的采樣，該模塊也能穩(wěn)定工作在百兆的頻率下。s ,designs an appropriate data acquisition system appears especially essential and paper has established a data acquisition system based on FPGA technologies.In the first part of the article,we introduced the relative basic knowledge of FPGA, FPGA platform and the corresponding software development the basis of that we made the paper on FPGA design development.This paper mainly discuss the multichannel dataacquisition system which is based on FPGA + ADS8344。與此同時(shí)作為數(shù)字信號(hào)處理的前提——數(shù)據(jù)采集也不斷得到長(zhǎng)足的發(fā)展，數(shù)據(jù)采集是指將溫度、壓力、流量、位移等模擬量采集、轉(zhuǎn)換成數(shù)字量后，再由計(jì)算機(jī)進(jìn)行存儲(chǔ)、處理、顯示或者打印的過(guò)程，相應(yīng)的系統(tǒng)稱為數(shù)據(jù)采集系統(tǒng)。對(duì)于微弱信號(hào)的采集和處理，多數(shù)是以單片機(jī)或CPU為控制核心，雖然編程簡(jiǎn)單控制靈活，但由單片機(jī)串行工作的特點(diǎn)所決定的，即使是高速度單片機(jī)也只能工作在us級(jí)；可靠性低，在某些情況下瞬間的復(fù)位會(huì)造成嚴(yán)重后果；不支持地址空間的擴(kuò)展，只能用I/O端口來(lái)擴(kuò)展外圍器件；專為超低功耗設(shè)計(jì)，不適宜工作在+5V工作電壓；因此，單片機(jī)的指令周期以及處理速度的影響，對(duì)于多通道、多個(gè)A/D組成的陣列進(jìn)行控制以及數(shù)據(jù)處理，普通單片機(jī)達(dá)不到要求，因此多路數(shù)據(jù)采集系統(tǒng)里往往不采用單片機(jī)直接控制。作為數(shù)據(jù)采集的典型應(yīng)用——電子測(cè)量?jī)x器，它的應(yīng)用范圍也越來(lái)越廣，向著多功能、多方位、多領(lǐng)域擴(kuò)展，許多新的測(cè)試項(xiàng)目、新的儀器不斷涌現(xiàn)，廣大用戶對(duì)電子測(cè)量的要求也由僅僅的穩(wěn)定性提升為綜合性要求，進(jìn)一步上升為專業(yè)化、手持化、微機(jī)化、通訊化、監(jiān)控化等等，本文正是應(yīng)用電子測(cè)量?jī)x器的數(shù)據(jù)采集端進(jìn)行設(shè)計(jì)。在20世紀(jì)60年代后期，國(guó)外就有成套的數(shù)據(jù)采集測(cè)試設(shè)備進(jìn)入市場(chǎng)，此階段的數(shù)據(jù)采集設(shè)備和系統(tǒng)多屬于專用的系統(tǒng)。20世紀(jì)80年代后期，數(shù)據(jù)采集系統(tǒng)發(fā)生了巨大變化，由工業(yè)計(jì)算機(jī)、單片機(jī)和大規(guī)模集成電路組合，并用軟件管理，使系統(tǒng)的成本降低，體積減小，功能成倍增加，數(shù)據(jù)處理能力大大增強(qiáng)。微電子技術(shù)的一系列成就以及微型計(jì)算機(jī)的廣泛應(yīng)用，不僅為高性能數(shù)據(jù)采集系統(tǒng)的應(yīng)用開(kāi)拓了廣闊的前景，也對(duì)高性能數(shù)據(jù)采集技術(shù)的發(fā)展產(chǎn)生了深刻的影響。（4）網(wǎng)絡(luò)化，以Internet為代表的網(wǎng)絡(luò)技術(shù)的出現(xiàn)為測(cè)量?jī)x器技術(shù)帶來(lái)了前所未有的發(fā)展空間和機(jī)遇，網(wǎng)絡(luò)化測(cè)量技術(shù)與具備網(wǎng)絡(luò)功能的新型儀器應(yīng)運(yùn)而生。 由Altera公司推出的新一代專用集成電路是專門(mén)針對(duì)某一數(shù)字系統(tǒng)設(shè)計(jì)、生產(chǎn)的集成電路。 現(xiàn)場(chǎng)可編程ASIC就是指現(xiàn)場(chǎng)可編程門(mén)陣列FPGA。FPGA企業(yè)都在大力降低產(chǎn)品的功耗，滿足業(yè)界越來(lái)越苛刻的低功耗需求。Altera向業(yè)界發(fā)布了全球首款采用40nm工藝的FPGA和ASIC， FPGA產(chǎn)品已經(jīng)進(jìn)入45nm時(shí)代，32nm產(chǎn)品的研發(fā)也在緊鑼密鼓地進(jìn)行著。加電時(shí)，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。其中的模擬部分主要是將前端的傳感器所提供的電參量信號(hào)進(jìn)行轉(zhuǎn)換、放大、濾波、調(diào)零等處理，使之成為適合AD或者顯示記錄儀器所需要的電壓信號(hào)。將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)、并進(jìn)行存儲(chǔ)和計(jì)算機(jī)處理顯示的過(guò)程稱為數(shù)據(jù)采集，而相應(yīng)的系統(tǒng)稱為數(shù)據(jù)采集系統(tǒng)（Data Acquisition System）。量化后的信號(hào)是時(shí)間上和幅值上都離散的數(shù)字量，可以直接送到計(jì)算機(jī)中進(jìn)行處理。采樣的過(guò)程一般是：先使用一個(gè)采集電路，按等距離時(shí)間間隔，對(duì)模擬信號(hào)進(jìn)行采樣，然后用保持電路將采集來(lái)的信號(hào)電平保持一段時(shí)間，以便模數(shù)轉(zhuǎn)換器正確地將其轉(zhuǎn)換成對(duì)應(yīng)的數(shù)字量。在多路、高速的數(shù)據(jù)采集系統(tǒng)中，往往會(huì)采用應(yīng)用FPGA的數(shù)據(jù)采集系統(tǒng)架構(gòu)，該系統(tǒng)主要由A/D+FPGA組成，A/D負(fù)責(zé)多路數(shù)據(jù)的采集工作，F(xiàn)PGA主要負(fù)責(zé)數(shù)據(jù)的緩沖存儲(chǔ)以及對(duì)前端ADC的采樣控制。該系統(tǒng)具有限幅保護(hù)功能，程序編寫(xiě)簡(jiǎn)便，能夠?qū)崿F(xiàn)對(duì)遠(yuǎn)端數(shù)據(jù)的采集和傳輸。在模擬信號(hào)進(jìn)入A/D轉(zhuǎn)換器之前，需要進(jìn)行信號(hào)的調(diào)理、濾波以及放大，從而達(dá)到A/D變換器的輸入電平要求，以充分利用A/D轉(zhuǎn)換器的滿量程分辨率。，范圍為—15~5V，而ADS8344模擬輸入通道為0V~VREF,所以必須對(duì)輸入信號(hào)進(jìn)行轉(zhuǎn)換。通信及檢測(cè)等領(lǐng)域，為了提高系統(tǒng)的性能指標(biāo)，對(duì)的處理廣泛采用了數(shù)字計(jì)算機(jī)技術(shù)。這樣，就需要一種能在模擬信號(hào)與數(shù)字信號(hào)之間起橋梁作用的電路模數(shù)和。模數(shù)轉(zhuǎn)換芯片是整個(gè)數(shù)據(jù)采集系統(tǒng)的核心，它的好壞直接決定了整個(gè)采集系統(tǒng)的成功與否，本系統(tǒng)選用ADI公司的ADS8344作為其轉(zhuǎn)換芯片，并基于ADS8344進(jìn)行了模數(shù)轉(zhuǎn)換采集板的設(shè)計(jì)實(shí)現(xiàn)。采用2．7～5V單電源供電、包含8個(gè)單端模擬輸入通道(CH0～CH7)，也可合成為4個(gè)差分輸入、高達(dá)100kHz的轉(zhuǎn)換率、84分貝的信噪比、串行接口。ADS8344的芯片引腳圖如圖3所示：圖3 ADS8344芯片引腳CH0～CH7：模擬輸入通道的輸入端，８?jìng)€(gè)單端模擬輸入通道可合用為雙端差分輸入，所有通道的輸入范圍從0V到＋VREF，未用的輸入通道應(yīng)接GDN以避免噪聲輸入。DOUT：串行數(shù)據(jù)輸出端，在DCLK的下降沿時(shí)數(shù)據(jù)輸出，當(dāng)CS為高時(shí)，輸出為高阻態(tài)。GND：參考地。 ADS8344的內(nèi)部結(jié)構(gòu) ADS8344的控制寄存器是一個(gè)８位只寫(xiě)寄存器，數(shù)據(jù)從DIN引腳輸入，當(dāng)微機(jī)讀取完上次轉(zhuǎn)換結(jié)果時(shí)，下一個(gè)轉(zhuǎn)換通道的控制字節(jié)就寫(xiě)到了DIN引腳，需要８?jìng)€(gè)DCLK時(shí)鐘才能將完整的控制信息寫(xiě)到控制寄存器。當(dāng)FPGA讀取完ADC上次轉(zhuǎn)換結(jié)果時(shí)，下一個(gè)轉(zhuǎn)換通道的控制字節(jié)就寫(xiě)到了DIN引腳。ADS8344完成一次完整的數(shù)據(jù)采樣保持、轉(zhuǎn)換和輸出共需要25個(gè)DCLK時(shí)鐘。在轉(zhuǎn)換，SCLK 仍將低為8181。時(shí)鐘的數(shù)據(jù)可能會(huì)出此注冊(cè)轉(zhuǎn)換后的任何時(shí)間完成。數(shù)據(jù)可以被轉(zhuǎn)移和輸出的時(shí)鐘速率的 ，只要最小采集時(shí)間TABLE 。SGL/DIF：模擬通道輸入方式選擇位。單端輸入時(shí)，各個(gè)模擬通道均輸入＋I(xiàn)N信號(hào)，而從COM引腳接入－IN信號(hào)。 A/D芯片周邊部分電路基準(zhǔn)電壓源在DAC電路中占有舉足輕重的地位，其設(shè)計(jì)的好壞直接影響著DAC輸出的精度和穩(wěn)定性。1LSB。TL431是一個(gè)性能優(yōu)良的基準(zhǔn)電壓集成電路，主要應(yīng)用于穩(wěn)壓、儀器儀表、可調(diào)電源和開(kāi)關(guān)電源中，是穩(wěn)壓二極管的良好替代品。 FPGA芯片的基本工作原理與基本架構(gòu)FPGA是整個(gè)高速數(shù)據(jù)采集系統(tǒng)的核心，它一方面控制前端AD的采樣，另一方面對(duì)采集來(lái)的數(shù)據(jù)進(jìn)行緩沖以及進(jìn)一步的處理，充分發(fā)揮其靈活性。1985年，Xilinx公司推出了世界上第一款FPGA，此后，F(xiàn)PGA的發(fā)展非常迅速，形成了各種不同的結(jié)構(gòu)，目前主流的FPGA是Xilinx公司的產(chǎn)品。用它來(lái)設(shè)計(jì)數(shù)字電路可以簡(jiǎn)化系統(tǒng)設(shè)計(jì)，縮小數(shù)據(jù)規(guī)模，提高系統(tǒng)的穩(wěn)定性。反熔絲FPGA器件可以稱為細(xì)粒度的產(chǎn)品，基于SRAM的FPGA器件多數(shù)屬于中粒度產(chǎn)品。Flash Memory型FPGA具有非易失性和重復(fù)編程的雙重優(yōu)點(diǎn)，但不能動(dòng)態(tài)重構(gòu)，功耗也較SRAM型FPGA高。利用多路開(kāi)關(guān)的特性，對(duì)它的輸入和選擇信號(hào)進(jìn)行配置，接到固定電平或輸入信號(hào)上，實(shí)現(xiàn)不同的邏輯功能。多級(jí)與或門(mén)型的優(yōu)點(diǎn)是可以方便地將待反饋的輸出信號(hào)反饋到輸入端，以實(shí)現(xiàn)閉環(huán)控制邏輯和多個(gè)邏輯塊之間的級(jí)聯(lián)。FPGA的高可靠性還表現(xiàn)在，幾乎可將整個(gè)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)所謂片上系統(tǒng)，從而大大縮小了體積。因此國(guó)際各大公司都在積極擴(kuò)充其IP庫(kù)，以優(yōu)化的資源更好的滿足用戶的需求，擴(kuò)大市場(chǎng)。并可以使每個(gè)設(shè)計(jì)人員充分利用軟件代碼，提高開(kāi)發(fā)效率，減少上市時(shí)間，降低研發(fā)費(fèi)用，縮短研發(fā)周期，降低風(fēng)險(xiǎn)。 Actel推出兩種版本的激活套件，能夠簡(jiǎn)化設(shè)計(jì)的實(shí)施并為A3P250器件提供低成本的全速編程能力。A3P250對(duì)于消費(fèi)電子、工業(yè)、醫(yī)療、通信和汽車等以價(jià)值為基礎(chǔ)的高產(chǎn)量應(yīng)用領(lǐng)域來(lái)說(shuō)，是極吸引的可編程邏輯解決方案。由于基于LUT的FPGA具有很高的集成度，其器件密度數(shù)萬(wàn)門(mén)到數(shù)千萬(wàn)門(mén)不等，可以完成極其復(fù)雜的時(shí)序邏輯電路與組合邏輯電路，因此適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計(jì)領(lǐng)域。FPGA有如下幾種配置模式：（1）并行模式：并行PROM、Flash配置FPGA。目前，F(xiàn)PGA市場(chǎng)占有率最高的兩大公司Xilinx和Altera生產(chǎn)的FPGA都是基于SARM工藝的，需要在使用時(shí)外接一個(gè)片外存儲(chǔ)器以保存程序?？删幊痰募拇嫫骺梢员慌渲脼镈觸發(fā)器、T觸發(fā)器、JK觸發(fā)器或者SR鎖存器。本地互聯(lián)通路是邏輯陣列的重要組成部分，它在16個(gè)邏輯單元之間起高速路由的作用，為一個(gè)邏輯陣列內(nèi)部的邏輯單元提供高速的連接鏈路。全局時(shí)鐘樹(shù)負(fù)責(zé)把時(shí)鐘分配到器件內(nèi)部的各個(gè)單元，控制器件內(nèi)部的所有單元。 FPGA芯片的I/O口這些I/O接口是除去FPGA的電源管腳、時(shí)鐘及鎖相環(huán)管腳、接地管腳及特殊應(yīng)用管腳等固定用途之外，用戶能夠直接使用I/O管腳接口，這些接口用來(lái)提供給系統(tǒng)復(fù)位，A/D芯片的時(shí)鐘、數(shù)據(jù)和控制信號(hào)。在I/O線資源富裕的情況下將多余的引腳通過(guò)擴(kuò)展的插針形式向外引出，這樣就便于后期的升級(jí)擴(kuò)展，以及系統(tǒng)的調(diào)試之用。GNDA_PLL：鎖相環(huán)模擬地。PLLnum_OUTp（I/O）：鎖相環(huán)時(shí)鐘輸出。圖9 FPGA的時(shí)鐘源和鎖相環(huán)接口 FPGA的配置電路FPGA是基于SRAM型結(jié)構(gòu)的，其本身并不能固化程序。DATA0：FPGA的串行數(shù)據(jù)輸入，連接至配置器件的串行數(shù)據(jù)輸出管腳。nCEO：下載鏈器件使能輸出，在一條下載鏈中，當(dāng)?shù)谝粋€(gè)器件配置完成后，此信號(hào)將