【正文】 其維修技術(shù)等缺陷。因此對(duì)電梯控制技術(shù)進(jìn)行研究，尋找適合我國老式電梯的改造方法具有十分重要的意義。電梯當(dāng)前所在的樓層位置用 兩 位數(shù)碼管顯示，用 兩 只發(fā)光 二極管顯示開門 /關(guān)門狀態(tài) ,用發(fā)光二極管顯示每層的上下請(qǐng)求狀態(tài)。 5）當(dāng)沒有請(qǐng)求信號(hào)時(shí)，電梯停在一樓?；? EDA 技術(shù)開發(fā)的實(shí)現(xiàn) 六 層電梯自動(dòng)控制與目前主流的利用可編程邏輯控制器實(shí)現(xiàn)電梯控制緊密相連。 EDA 技術(shù)介紹 EDA 技術(shù)是 20 世紀(jì) 90 年代初從計(jì)算機(jī)輔助設(shè)計(jì)（ Computer Aided Design）、計(jì)算機(jī)輔助制造（ Computer Aided Manufacture）、計(jì)算機(jī)輔助測試（ Computer Aided Testing）和計(jì)算機(jī)輔助工程（ Computer Aided Engineering）的概念發(fā)展而來的。硬件描述語言是用于設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語言，它描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接方式。簡單來說就是依賴功能強(qiáng)大的計(jì)算機(jī)，在 EDA 工具軟件平臺(tái)上，對(duì)以硬件描述語言 HDL 為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合（布局布線），以及邏輯優(yōu)化和仿真測試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。 1987年底， VHDL被 IEEE和國美國國防部卻認(rèn)為標(biāo)準(zhǔn)硬件描述語言?，F(xiàn)在， VHDL 作為 IEEE 的工業(yè)標(biāo)準(zhǔn)化硬件描述語言，又得到眾多 EDA概述的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語言。應(yīng)用 VHDL進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的。 3） VHDL 語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī) 模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。 VHDL 語言的開發(fā) 1）語句結(jié)構(gòu)描述中方括號(hào)“ []”內(nèi)的內(nèi)容為可選內(nèi)容。 4）為了便于程序的閱讀和調(diào)試，書寫和輸入程序時(shí)，使用層次需同一格式，同一層次的對(duì)齊，低層次的比高層次的縮進(jìn)兩個(gè)字符。國際上生產(chǎn) FPGA/CPLD的主流公司，并且在國內(nèi)占有市場份額較大的主要是 Xilinx， Altera，Lattice三家公司。 高集成度、高速度和高可靠性是 FPGA/CPLD最明顯的特點(diǎn)，其時(shí)鐘延時(shí)可小至 ns級(jí)。 與 ASIC設(shè)計(jì)相比， FPGA/CPLD顯著的優(yōu)勢是開發(fā)周期短、投資風(fēng)險(xiǎn)小、產(chǎn)品上市速度快、市場適應(yīng)能力強(qiáng)和硬件升級(jí)回旋余地大，而且當(dāng)產(chǎn)品定型和產(chǎn)量擴(kuò)大后，可將在生產(chǎn)中達(dá)到充分檢驗(yàn)的 VHDL設(shè)計(jì)迅速實(shí)現(xiàn) ASIC投產(chǎn)。 基于 PLC 技術(shù)的電梯控制設(shè)計(jì)方案 可編程控制系統(tǒng)是一種專門為在工業(yè)環(huán)境下應(yīng)用而設(shè)計(jì)的數(shù)字運(yùn)算操作電子系統(tǒng)。由于它可通過軟件來改變控制過程，而且具有體積小、組裝維護(hù)方便、編程簡單、可靠性高、抗干擾能力強(qiáng)等特點(diǎn)，已廣泛應(yīng)用于工業(yè)控制的各個(gè)領(lǐng)域，大大推進(jìn)了機(jī)電一體化的進(jìn)程。如果采用硬件描述語言來完成電梯控制器的設(shè)計(jì)，就可以克服 PLC 電梯的大部分缺點(diǎn)。 EDA 技術(shù)使得設(shè)計(jì)者的工作僅限于利用軟件的方式，即利用硬件描述語言和 EDA 軟件來完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)。 初級(jí)設(shè)計(jì)單元 ―― 實(shí)體（ entity） ,是設(shè)計(jì)的基本模塊和設(shè)計(jì)的初級(jí)單元，在分層次設(shè)計(jì)中，頂層有頂級(jí)實(shí)體，含在頂級(jí)實(shí)體中的較低層次的描述為低級(jí)實(shí)體，靠配置把頂層實(shí)體和底層實(shí)體連接起來。 VHDL 語言還包括程序包和配置初級(jí)設(shè)計(jì)單元。進(jìn)程內(nèi)不能說明信號(hào)，而變量在進(jìn)程內(nèi)說明。 Pout = 0100%。然而這樣對(duì)電梯的效率產(chǎn)生消極影響：不必要的等待消耗了大量時(shí)間，而且電梯的運(yùn)作與用戶的請(qǐng)求無關(guān)，當(dāng)無請(qǐng)求時(shí)電梯也照常跑空車，就浪費(fèi)了大量電能。停下后再啟動(dòng)時(shí)，①考慮前方 —— 上方、或下方是否有請(qǐng)求：有，則繼續(xù)前進(jìn)；無，則停止；②檢測后方是否有請(qǐng)求， 有請(qǐng)求則轉(zhuǎn)向運(yùn) 行， 無請(qǐng)求則維持停止?fàn)顟B(tài)。 在使用 VHDL進(jìn)行電梯控制器的設(shè)計(jì)，主要就是對(duì)電梯軟件部分進(jìn)行設(shè)計(jì)，使用VHDL中的邏輯關(guān)系建立電梯的升降模式，開門，關(guān)門達(dá)到動(dòng)作，而外部的硬件設(shè)備基本上保持不變。 （ 3）有效的防止樓層到達(dá)信號(hào)、外部請(qǐng)求信號(hào)的誤判。 外部請(qǐng)求信號(hào)的輸入形式為按鍵輸入，到達(dá)樓層信號(hào)來自光敏傳感器，關(guān)門中斷信號(hào)及超載信號(hào)則產(chǎn)生于壓力傳感器。電梯工作過程中共有９種狀態(tài)：等待、上升、下降、開門、關(guān)門、停止、休眠、超載報(bào)警以及故障報(bào) 警狀態(tài)。 、顯示模塊 本系統(tǒng)的輸出信號(hào)有兩種： 一種是電機(jī)的升降控制信號(hào)（兩位）和開門 /關(guān)門控制信號(hào)；另一種是面向用戶的提示信號(hào)（含樓層顯示、方向顯示、已接受請(qǐng)求顯示等）。完全可以滿足人們的需要，而且效率比較高 本系統(tǒng)具有請(qǐng)求信號(hào)顯示功能，結(jié)合方向顯示，可以減少用戶對(duì)同一請(qǐng)求的輸入次數(shù)，這樣就延長了電梯按鍵的使用壽命。 5 硬件電路設(shè)計(jì) FPGA器件 硬件電路 選擇所需的 fpga 器件 選用 fpga芯片 用于開發(fā)項(xiàng)目時(shí)，需要考慮以下幾個(gè)因素： (l)器件的資源是否滿足設(shè)計(jì)的需要 在電子產(chǎn)品的設(shè)計(jì)中，首先要考慮的 所選器件的邏輯資源量是否滿足本系 統(tǒng)功能的實(shí)現(xiàn)。如果使用了速度過高的芯片將會(huì)加大電路設(shè)計(jì)的難度。確定了系統(tǒng)所需的資源、工作速度以及規(guī)模的大小，就可以選擇 CPLD器件了。 DCLK FPGA串行時(shí)鐘輸出，為配置器件提供串行時(shí)鐘。在一條下載鏈中，當(dāng)?shù)谝粋€(gè)器件配置完成后，此信號(hào)將始能下一個(gè)器件開始進(jìn)行配置。 nSTATUS 配置狀態(tài)信號(hào)。一般為 ，還可以支持多種電壓， 5V、 、 VREF 參考電壓 GND 信號(hào)地 VCCPD 用于 尋則驅(qū)動(dòng) VCCSEL 用于控制配置管腳和 PLL相關(guān)的輸入緩沖電壓 其他管腳： PROSEL 上電復(fù)位選項(xiàng) CLKUSR 這個(gè)腳就只可以作為用戶提供的初始化時(shí)鐘輸入腳。配置數(shù)據(jù)通過 DATA0 引腳送入 FPGA。配置數(shù)據(jù)在 DCLK上升沿鎖存， 1個(gè)時(shí)鐘周期 傳送 1位數(shù)據(jù)。所以對(duì)芯片的編程就是對(duì) EPROM的編程， 芯片開始工作時(shí) ，進(jìn)入命令狀態(tài)，在該狀態(tài)將配置信息從 EPROM中讀到自己的 SRAM中，然后進(jìn)入用戶狀態(tài)，在用戶狀態(tài)器件就可以按照配置的功能進(jìn)行工作，整個(gè)配置過程全部自動(dòng)進(jìn)行，也可以靠外部邏輯控制進(jìn)行，時(shí)鐘可由器件自己提供，也可由外部時(shí)鐘控制。 由于 EPF的 VCCINT輸入電壓為 ，并且使用光電隔離開關(guān)，所以應(yīng)該 設(shè)計(jì) 5v和 ，還有 12v直流穩(wěn)定電壓源。 通過整流后，電源的脈動(dòng)成分較大。 由于此脈動(dòng)的直流電壓還含有較大的紋波，必須通過濾波電容 Cl， C2 加以濾除，從而得到平滑的直流電壓 Vi。 根據(jù)設(shè)計(jì)要求， 圖 中需要計(jì)算的參數(shù)有： 變壓器副邊繞組的交流電壓有效值 V2，整流元件的參數(shù)，電容 C C2的數(shù)值集成三端穩(wěn)壓器的選用。 (2)整流元件的參數(shù) 反向耐壓 橋式整流電路中，每個(gè)整流二極管在交流電網(wǎng)電壓最高時(shí)承受的最大反向峰值電壓為 Vrm= 16． 3V為了安全，整流管的反向耐壓應(yīng)當(dāng)比上述值大 50％以上，因此選擇整流管時(shí)， 其反向耐壓應(yīng)按下式考慮： Vrm25V （ 3）三端穩(wěn)壓器的選用 78系列集成三端穩(wěn)壓器按最大輸出電流的不同，每個(gè)系列又分為若干檔，例如， 78S (Iomax=2A)， 78 C(Io max=1． 5A)， 78 AC(Io max=1A)， 78M (Io max=0． 5A)， 78L (Io max=0． 1A)，由于各生產(chǎn)廠所用分檔符號(hào)可能不一致，因此，在選用集成三端穩(wěn)壓器時(shí)應(yīng)注意產(chǎn)品說明。 1117是一個(gè)低壓差電壓調(diào)節(jié)器系列。另外還有 5個(gè)固定電壓輸出（ 、 、 、 5V）的型號(hào)。LM1117系列具有 LLP、 TO26 SOT22 TO220和 TO252 DPAK封裝。把發(fā)光源和受光器組裝在同一密閉的