【正文】 結(jié)構(gòu) 圖 如 圖 13 所示。 近年來，變電站綜合自動(dòng)化技術(shù)的迅猛發(fā)展和微機(jī)保護(hù)的廣泛應(yīng)用，提高了電網(wǎng)的自動(dòng)化水平和運(yùn)行安全性，然而，由于變電站自動(dòng)化系統(tǒng)和保護(hù)設(shè)備沒有統(tǒng)一的通信協(xié)議標(biāo)準(zhǔn)， 帶來了 系統(tǒng)無縫連接 異常 困難、 設(shè)備使用 壽命周期短、 設(shè)備與設(shè)備之間的 互 操作性差、 維 護(hù)工作量大、 改造升級困難 等缺點(diǎn) 。 合并單元作為數(shù)字化 、智能化變電站過程層與間隔層、站控 層的重要數(shù)據(jù)接口， 它 的研究具有以下意義： 合并單元是電子互感器和二次側(cè)測量、控制和保護(hù)的重要接口，滿足同時(shí)處理多任務(wù)、通信信息流量大、通信速度高等要求，它是一次側(cè)和二次側(cè)的橋梁，只有符合要求，才能為整個(gè)系統(tǒng)提供可靠的交流量信息，從而為保護(hù)裝置、測控裝置等可靠運(yùn)行提供保證 ， 且要 求 具 備 有較高的可靠性和實(shí)時(shí)性。然而，也帶來一些問題，合并單元必須具有一定的兼容 性 [7]，能夠處理電子式四川大學(xué)工程碩士學(xué)位論文 基于 FPGA數(shù)字化變電站合并單元設(shè)計(jì)與仿真 5 互感器和傳統(tǒng)互感器的數(shù)據(jù)，并保證數(shù)據(jù)采用同步。 國內(nèi)外研究現(xiàn)狀 合并單元是伴隨著電子互感器的研制而出現(xiàn)的，它是將二次轉(zhuǎn)化的電流 /電壓等數(shù)據(jù)進(jìn)行與時(shí)間相關(guān)的物理設(shè)備 [8][9]，再將 同步 的數(shù)據(jù)按 IEC61850 規(guī)定的格式發(fā)送給 過程層 保護(hù)、測量等 IED 裝置等。 20 世紀(jì) 60 年代，有源和無源 ECT 樣機(jī) 已經(jīng)被一些科技發(fā)達(dá)的國家所研制、開發(fā) 。在 1985 年， 400 千伏的輸電線路 使用了這種 ECT，并且這種 ECT 由 ABB 公司研制 。 1995 年，法國 GEC ALSTHOM 公司在美國 Bonneville 安 裝了 525 千伏 的組合式光學(xué)電壓電流互感器，此后，在荷蘭、加拿大和法國的變電站陸續(xù)掛網(wǎng)運(yùn)行。 20 世紀(jì) 80 年代開始，有清華大學(xué)、西安交大、燕山大學(xué)、電子部 26 所，沈變互感器廠等多家大學(xué)、研究所和公司研究電子式互感器。目前國內(nèi)廠家已經(jīng)由有源向無源轉(zhuǎn)變， 10~75 千伏 系列的電子式電壓互感器、電流互感器、組合互感器，在國內(nèi)的數(shù)字化變電站中已投入運(yùn)行。目前，新建的數(shù)字化、智能化變電站工程中，MU 大多采用 IEC 618592 標(biāo)準(zhǔn)通信 [16]。 在國外， ABB、 SIMENS等企業(yè)巨頭早已經(jīng)有產(chǎn)品問世，并基于 IEC 61850標(biāo)準(zhǔn)研發(fā)了一系列數(shù)字化、智能化變電站過程層設(shè)備，如智 能斷路器、智能合并單元等 [18]。南京南瑞繼保電氣有限責(zé)任公司生產(chǎn)出的 PCS221 系列合并單元，在完成合并單元基本功能的基礎(chǔ)上，還開發(fā)了擴(kuò)展功能，如具備計(jì)算及錄波等功能 [22]。論文的主要內(nèi)容安排如下： 首先， 介紹了變電站技術(shù)的發(fā)展歷程，從總體上了解了 IEC6850 的內(nèi)容以及與數(shù)字化變電站的關(guān)系，闡述合并單元的研究與實(shí)現(xiàn)對于實(shí)現(xiàn)數(shù)字化 變電站的重要性 ，并且簡單介紹電子式互感器、 合并單元國內(nèi)外的研究現(xiàn)狀。 合并單軟件設(shè)計(jì)主要分為三大模塊即數(shù)據(jù)采集模塊、數(shù)據(jù)處理模塊和數(shù)據(jù)發(fā)送模塊?；ジ衅鞯呐渲迷瓌t為： （ 1） 220kV 變電站 1） 110(66)～ 220kV 電壓等級宜采用電子式互感器； 2） 35kV 及以下宜采用常規(guī)互感器或模擬小信號輸出互感器，可采用帶模擬量插件的合并單元進(jìn)行數(shù)字轉(zhuǎn) 換； 3）主變 壓器 差動(dòng)保護(hù)各側(cè)宜采用特性相同的電子式互感器；主變中性點(diǎn)（或公共繞組）宜設(shè)置電子式電流互感器，其余套管電流互感器根據(jù)實(shí)際需求可設(shè)置或取消； 4）線路、主變間隔若設(shè)置三相電壓互感器，可采用電流電壓組合型互感；5）在具備條件時(shí)，互感器可與隔離開關(guān)、斷路器進(jìn)行組合安裝。 典型主接線配置方案 遵循電子式互感器、常規(guī)互感器以及合并單元的技術(shù)規(guī)范和配置原則，圖21 為某典型的數(shù)字化變電站接線圖互感器、合并單元配置圖。兩臺(tái)變壓器低壓側(cè)各配置 2 臺(tái)合并單元 MU MU4 、 MUMU6，單母線上配置電壓合并單元 MU MU4，可實(shí)現(xiàn)電壓共享。 SV 采用點(diǎn)對點(diǎn)方式組網(wǎng)，不僅采樣通道配置靈活、互操作性強(qiáng)，而且可以克服組網(wǎng)方式必須依靠全站時(shí)鐘同步的缺點(diǎn) [25]。隨著時(shí)鐘同步技術(shù)發(fā)展， GOOSE、 SV、 IEEE1588 三網(wǎng)合一方案將成為以后變電站智能化發(fā)展的方向。按功能劃分 ， MU 的接口有輸入接口、輸出接口、人機(jī)交互接口、調(diào)試接口、對時(shí)接口、 GOOSE 接口等，以下簡單闡述其部分接口。但是，合并單元與互感器的接口并不是以互感器的類型分類的，通常是利用光纖串口輸入數(shù)字量，具體的通信協(xié)議各個(gè)廠家都 不盡相同，并沒有統(tǒng)一的標(biāo)準(zhǔn)。 四川大學(xué)工程碩士學(xué)位論文 基于 FPGA數(shù)字化變電站合并單元設(shè)計(jì)與仿真 13 （ 2）合并單元輸出接口 合并單元數(shù)字量輸出接口，先后經(jīng)過四種接口標(biāo)準(zhǔn)。 現(xiàn)在數(shù)字化變電站中合并單元的輸出接口采用 Q/GDW 44120xx 中規(guī)定的兩種形式： IEC 600448 擴(kuò)展協(xié)議接口和 IEC 6185092 標(biāo)準(zhǔn)接口。工程中要求間隔MU 有 2 個(gè) 1PPS 輸出接口，分別給線路差動(dòng)保護(hù) 和母差保護(hù)，保護(hù)裝置則按MU 接口數(shù)量分別配置 1PPS 輸入接口（最多 3 個(gè)）。數(shù)字信號四川大學(xué)工程碩士學(xué)位論文 基于 FPGA數(shù)字化變電站合并單元設(shè)計(jì)與仿真 14 處理功能可以采用德州儀器公司的 TMS320F206，除了完成采樣、同步等功能，還要用它來控制 NIC，如圖 22。 ARM 雖然移植性好，實(shí)時(shí)操作性強(qiáng)，能提高系統(tǒng)的響應(yīng)時(shí)間，適用于海量數(shù)據(jù)的分析處理，但是是順序執(zhí)行且穩(wěn)定性有待提高。這種硬件方案雖然能提高合并單元并行數(shù)據(jù)計(jì)算、處理能力，易于系統(tǒng)維護(hù)和擴(kuò)展，但是這種多芯片方案接口較多，不利于調(diào)試。 dsPIC 處理的數(shù)據(jù)包括電壓、電流和開關(guān)量，并能處理一些簡單的開關(guān)操作。 A R MR A Md s P I C模 擬 量 輸 入數(shù) 字 量 輸 入開 關(guān) 量 輸 入時(shí) 鐘G O O S E 報(bào) 文S M V 報(bào) 文常 規(guī) 互 感 器非 常 規(guī) 互 感 器開 關(guān)以 太 網(wǎng)I E E E 1 5 8 8以 太 網(wǎng)以 太 網(wǎng)I E C 6 1 8 5 0 8 1I E C 6 1 8 5 0 9 圖 2 5 雙獨(dú)立 CPU 框圖 （ 5）基于 FPGA 實(shí)現(xiàn)方案 [32]。 對于電子式互感器輸出可能是小信號，則需要采用 AD實(shí)現(xiàn)模數(shù)轉(zhuǎn)換，這部分可以由電子式互感器插件模塊實(shí) 現(xiàn)。 為了滿足靈活性、實(shí)時(shí)性、和可靠性，綜合統(tǒng)籌 MU 設(shè)計(jì)經(jīng)濟(jì)性、數(shù)據(jù) 處理速度、芯片資源， FPGA 芯片 選取 Xilinx 公司 Spartan 系列 XC5LX220T， 不僅加強(qiáng)了邏輯單元的容量，還設(shè)置了專用塊 RAM 和乘法器，具有處理復(fù)雜的四川大學(xué)工程碩士學(xué)位論文 基于 FPGA數(shù)字化變電站合并單元設(shè)計(jì)與仿真 17 信號的能力。首先，解碼還原數(shù)字信號。 （ 3）數(shù)據(jù)發(fā)送模塊 數(shù)據(jù)發(fā)送模塊是 MU 輸出 的重要接口，主要通過以網(wǎng)絡(luò)為媒介將經(jīng)過 MU處理過的 采樣數(shù)據(jù)發(fā)送給間隔層的 測量、 保護(hù) 裝置 及后臺(tái)。 通過介紹數(shù)字化變電站網(wǎng)絡(luò)配置方式，分析了MU 接口 。 在 IEC600448 標(biāo)準(zhǔn)中給出 了兩種 典型的實(shí)現(xiàn) MU 同步的方法： 1）向各數(shù)據(jù)采集裝置發(fā)出同步信號（脈沖同步法 [34][35]） ； 2） 在 各 MU 中 采用線性插值算法， 實(shí)現(xiàn)各路采集數(shù)據(jù)同步 [36]。 在 IEC600447/8 中明確規(guī)定了 時(shí)鐘信號為光信號和電信號中的一種， 每秒發(fā)送一個(gè)時(shí)間脈沖，并且秒脈沖觸發(fā)時(shí)刻為上升沿。 采 樣 值A(chǔ) 相 的 電 流采 樣 值B 相 的 電 流推 算 值B 相 的 電 流推 算 值A(chǔ) 相 的 電 流 圖 3 2 插值同步 眾所周知，插值算法的原理簡單，實(shí)用性強(qiáng)，但是不免帶來些瑕疵，比如誤差 。39。1 1 1 1() ( ) ( ) ( ) , [ , ]3! n n n n nxx t t t t t t x x? ?? ? ? ?? ? ? ? ? ? ? ? （ 35） 假 設(shè)電流表達(dá)式 ()it 為： 0 。39。 xtnt1nt?? ?ti( )txtnx1nx?x? 圖 3 3 一次插值 1） 一次 插值 假 設(shè)電流曲線為 ()ti ， nx 、 1nx? 分別為 tn 、 1tn? 時(shí)刻的采樣值，如圖 33 所示。 015 0 %電 壓 / 光 量ht 1t校 正 時(shí) 刻1 脈 沖 / s 圖 3 1 1PPS 波形 四川大學(xué)工程碩士學(xué)位論文 基于 FPGA數(shù)字化變電站合并單元設(shè)計(jì)與仿真 20 插值同步 由前面介紹可以， MU 采集的數(shù)據(jù)并不是同步信號，即并不是同一時(shí)刻的采樣信號 。 MU 不僅可以根據(jù)秒脈沖對系統(tǒng)的晶振溫漂校正，還能夠同步 MU 內(nèi)以及 MU間的采樣信號 [ 37]。 四川大學(xué)工程碩士學(xué)位論文 基于 FPGA數(shù)字化變電站合并單元設(shè)計(jì)與仿真 19 3 合并單元技術(shù)分析 數(shù)據(jù)同步技術(shù) 由于合并單元的輸入從多個(gè)非常規(guī)互感器或者常規(guī)互感器而來，不免存在采樣時(shí)刻不一致的情況，因此首先要保證采樣數(shù)據(jù)同步。 本章小結(jié) 本章主要分析了 變 電站整體數(shù)字化方案以及給出了 MU 總體設(shè)計(jì)。 （ 2）數(shù)據(jù)處理模塊 四川大學(xué)工程碩士學(xué)位論文 基于 FPGA數(shù)字化變電站合并單元設(shè)計(jì)與仿真 18 數(shù)據(jù)處理模塊主要 包括數(shù)字濾波器、相位補(bǔ)償模塊。 數(shù)字化變電站合并單元軟件功能設(shè)計(jì) 數(shù)字化變電站電力系統(tǒng)中的重要環(huán)節(jié)， 主要完成變壓、變相等功能。 1 P P SF P G A間 隔 層 設(shè) 備 （ 保護(hù) 、 測 量 、 錄 波 器等 ）、模 擬 量 插 件電 源 插 件電 子 式 互 感 器 插 件發(fā) 送 插 件電 子 式 互 感 器數(shù) 字 輸 出 / 電壓 M U 輸 出光 纖聯(lián) 接 器I E C 6 0 0 4 48多 模 光 纖調(diào) 理 電 路常 規(guī)P T / C T電 子 式 互 感 器小 信 號 輸 出P T / C T轉(zhuǎn) 換 器濾 波電 路A D C( A D 7 6 5 6 )調(diào) 理電 路濾 波電 路主 C P U 板以 太 網(wǎng) 接口I E C 6 1 8 5 0 9 2X C 6 S L X 1 5 0 圖 26 基于 FPGA 的合并單元硬件框圖 FPGA 芯片型號規(guī)格的選取，直接影響著系統(tǒng)的擴(kuò)展性、處理數(shù)據(jù)的速度。 通過以上 幾種 硬件方案比較， 采用 FPGA 作為 本文 MU的硬件核心，其結(jié)構(gòu) 如圖 26 所示。這種實(shí)現(xiàn)方案使數(shù)據(jù)處理和通信相互獨(dú)立。文獻(xiàn) [31]采用單獨(dú)的 ARM 作為合并單 硬件電路的核心 CPU，顯然外圍接口有限，而且電子式互感器的采樣數(shù)據(jù)必須經(jīng)過 A/D 轉(zhuǎn)換才能處理。合并單元硬件部分主要由 2 部分構(gòu)成，一部分是電源模塊；另一部分是 CPU 板，主要包括遙信開入量插件 DI、智能IO 插件、 FLASH 存儲(chǔ)器、 DSP、 SDRAM 存儲(chǔ)器、 USB 端口、 10M/100M 以太網(wǎng)接口和光纖接口等部分組成。 T M S 3 0 F 2 0 6 R T L 8 0 1 9 A SG A L 1 6 V 82 0 F 0 0 1 N R J 4 5T P R X T P R X +T P T X +T P T X T P I NT P I NT P O U TT P O U TI N T 0R S T D R VA E NS D O 0 1 5S A 0 5I O C H R D YI O W BI O R BR S TI N T 3A 1 3A 1 4A 1 5/ I S/ R D/ W ER E A D YA 0 5D 0 1 5 圖 2 2 以太網(wǎng)電路接口框圖 （ 2） 基于 ARM+FPGA 實(shí)現(xiàn)方案 [28]。 合并單元總體設(shè)計(jì) 數(shù)字化變電站合并單元硬件實(shí)現(xiàn)方案 提高多路采集數(shù)據(jù)的處理能力，并且穩(wěn)定性高是 MU 的主要硬件要求， 目前國內(nèi)外 MU 主要有 5 種硬件方案： （ 1） 基于網(wǎng)絡(luò)控制芯片 +DSP[27]。目前暫不建議實(shí)現(xiàn) IEEE 1588 對時(shí)。這兩種接口標(biāo)準(zhǔn)的物理層、鏈路層不同，但是應(yīng)用層都是相同的。 雖然電子式互感器輸出可以使模擬小信號，但由于其小信號互感器技術(shù)性能和經(jīng)濟(jì)性不高，在工程實(shí)踐中也不廣泛，因此不推薦使用