【正文】 ........................................... 發(fā)揮部分 ............................................................ 第二章 系統(tǒng)硬件設(shè)計(jì) ................................................. 頻率測量的方法的研究 ........................................ 數(shù)字化直接測量頻率的原理 ............................................ 數(shù)字化直接測量周期的原理 ............................................ 多周期同步等精度測量的原理 .......................................... 實(shí)驗(yàn) 方案的確定 .............................................. 測量方法的確定 ...................................................... 頻率測量模塊的方法 .................................................. 周期測量模塊的方法 .................................................. 脈沖寬度測量模塊的方法 .............................................. 系統(tǒng)硬件設(shè)計(jì) ................................................ 穩(wěn)壓電源 電路 ........................................................ 信號放大整形電路 .................................................... 單片機(jī)控制電路 ...................................................... 標(biāo)準(zhǔn)頻率信號源 ...................................................... 數(shù)碼管顯示模塊 ...................................................... 第三章 系統(tǒng)軟件設(shè)計(jì) ................................................. CPLD 測頻專用模塊的設(shè)計(jì) ...................................... 頻率計(jì) CPLD 部分的 VHDL 程序 .......................................... 頻率計(jì) CPLD 部分的仿真 ............................................... 單片機(jī)控制與運(yùn)算程序的設(shè)計(jì) ................................. 單片機(jī)主程序的設(shè)計(jì) .................................................. 頻率、周期計(jì)數(shù)子程序的設(shè)計(jì) .......................................... IV 脈寬、占空比子程序的設(shè)計(jì) ............................................ 鍵盤掃描及 數(shù)碼管顯示 子程序的設(shè)計(jì) .................................... 總結(jié) ............................................................ 參考文獻(xiàn) ............................................................. 致謝 ................................................................. 1 第一章 引言 課題研究的現(xiàn)狀與發(fā)展趨勢 隨著大規(guī)模集成電路技術(shù)的發(fā)展及電子產(chǎn)品市場運(yùn)作節(jié)奏的進(jìn)一步加快，涉 及諸如計(jì)算機(jī)應(yīng)用、通信、智能儀表、醫(yī)用設(shè)備、軍事、民用電器等領(lǐng)域的現(xiàn)代電子設(shè)計(jì)技術(shù)已邁入一個全新的階段。 傳統(tǒng)的頻率計(jì)通常采用組合電路和時(shí)序電路等大量的硬件電路構(gòu)成，在使用過程中存在電路結(jié)構(gòu)復(fù)雜，測量精度低、故障率高、維護(hù)不易等問題，其產(chǎn)品不但體積較大，運(yùn)行速度慢，而且測量低頻信號時(shí)不宜直接使用。它可以測量正弦波的頻率（周期），脈沖波的頻率（周期），脈沖寬度等時(shí)間參數(shù)。本次設(shè)計(jì)的數(shù)字頻率計(jì) 以 AT89C51 單片機(jī)為核心，具有性能優(yōu)良，精度高，可靠性好等特點(diǎn)。閘門時(shí)間越長，得 到的頻率值就越準(zhǔn)確，但閘門時(shí)間越長 ， 則 每 測一次頻率的間隔就越長。 課題要求運(yùn)用單片機(jī) 或者 CPLD 技術(shù)，結(jié)合 傳統(tǒng)直接測量頻率方法和等精度測量頻率的 方法，實(shí)現(xiàn)高頻和低 頻的測量，本系統(tǒng)設(shè)計(jì)的基本指標(biāo)如下。主門 （閘門） 的一個輸入端送入的是頻率為 xf 的窄脈沖，它是由被測信號經(jīng) A通道放大整形后得到的。由 于主門（閘門）的“與”功能，它的輸出端只有在閘門信號 Ts 有效時(shí)間才有頻率 xf 的窄脈沖輸出，并送到計(jì)數(shù)器去計(jì)數(shù)。 1 量化誤差；且當(dāng)被測信號頻率越低時(shí)，該量化誤差的影響越大。而當(dāng) T 選定后， xf 越高，由于177。 數(shù)字化直接測量周期的原理 雖然直接測頻法可以測出單位時(shí)間內(nèi)脈沖的個數(shù)即頻率，但是對于較低頻率的信號其檢測誤差會大大增大，解決辦法就是改直接測頻法為直接測周期法。不難看出，被測信號的周期為： 0/Tx NT k? (23) 其原理框圖和時(shí)序圖如圖 所示： 5 （ a） 測周期法原理框圖 （ b）測周期法時(shí)序圖 圖 （ a）測周期法原理框圖； （ b）測周期法時(shí)序圖 與計(jì)數(shù)式測頻率相似，由于 Tx 和 T0 之間也不是同步的，所以計(jì)數(shù)值 N 也帶有177。第二項(xiàng)為時(shí)標(biāo)的相對誤差；第三項(xiàng)為觸發(fā)誤差θ，其中 R為被測信號 XU 與噪聲 NU 比，可由公式 R=20 ㏒X NUU 計(jì)算 (單位為 dB） 。 多周期同步等精度測量的原理 無論是直接 測頻法還是測周期法，都無法保證閘門信號和另一信號的首尾實(shí)現(xiàn)同步，這就難以保證獲得較高的測量精度，其誤差在一個脈沖之內(nèi)。然后，兩組計(jì)數(shù)器分別對被測信號和時(shí)基信號脈沖計(jì)數(shù)，當(dāng)控制電路給出閘門關(guān)閉信號，此時(shí)計(jì)數(shù)器并不停止計(jì)數(shù)，而是等到被測信號的上升沿到來時(shí)才真正停止計(jì)數(shù)。圖 中同步電路（ D 觸發(fā)器）的作用在于使計(jì)數(shù)閘門信號與被測信號同步，實(shí)現(xiàn)同步開門，并且開門時(shí)間 T 準(zhǔn)確地等于被測信號周期的整數(shù)倍，故式 (26)、 (27)中的計(jì)數(shù) AN 沒有177。 1/ BN ）很小，且該誤差與被測頻率 Xf 無關(guān)，因此在整個測頻范圍內(nèi)，多周期同步等精度測量法能夠?qū)崿F(xiàn)等精度的測量。與式（ 22）、（ 24）相比較 ，式 (28)中沒有對被測信號計(jì)數(shù)引起的177。 其原理框圖和時(shí)序圖如圖 所示。 頻 率測量模塊的方法 頻率測量模塊我們選擇 等精度測頻法 ， 其實(shí)現(xiàn)方式可用圖 來說明。 脈沖寬度測量模塊的方 法 在進(jìn)行脈沖寬度測量時(shí)，首先經(jīng)信號處理電路進(jìn)行處理，限制只有信號的 50%幅度及其以上部分才能輸入數(shù)字測量部分。 10 圖 頻率計(jì)組成模塊框圖 其主要由以下幾個部分構(gòu)成： (1) 信號整形電路。 (3) 單片機(jī)電路模塊。 (5) 鍵盤模塊。 穩(wěn)壓電源 電路 本項(xiàng)設(shè)計(jì)要求的電源均為177。 頻率計(jì) 穩(wěn)壓電源電路圖如圖 所示。 在本通道中，電壓比較器整形級是設(shè)計(jì)過零觸發(fā)方式的，因此必須對輸入信號過零處的壓擺率予以審查。 整形級選用輸出為 TTL 電平的高速集成雙壓比較器 MAX902 來構(gòu)成，它比 TTL 電路有觸發(fā)靈敏度高、因而可降低放大級增益的優(yōu)點(diǎn)；上面已討論過，根據(jù)手冊提示，使用高速電壓比較器時(shí)必須保證輸入信號的壓擺率大于手冊上所給的最小容許值，以免在比較器輸出信號的前后沿部 位產(chǎn)生振蕩。有時(shí)被測信號 11 中含有較高的直流分量，為了保證通道放大器正常工作，輸入信號應(yīng)通過隔直流電容耦合到輸 入級的輸入端，為此還要加上交、直流耦合切換開關(guān) S1。 由于等精度數(shù)字頻率計(jì)涉及到的計(jì)算包括加、減、乘、除，耗用的資源比較大。 系統(tǒng)的基本工作方式如下： (1) P2 口是單片機(jī)與 CPLD 的數(shù)據(jù)傳送通信口 ,P0 口為雙向控制口。 12 (3) Fs 為測頻標(biāo)準(zhǔn)頻率 50MHz 信號輸入端，由晶體振蕩源電路提供。 晶體振蕩器采用恒溫晶振，穩(wěn)定度 可以達(dá)到 為： 107／ 24小時(shí)。 ZLG7289 與單片機(jī)的連接如下圖 所示。 單片機(jī)的編程又由三部分構(gòu)成：對 CPLD 的數(shù)據(jù)讀取及控制信號輸出，鍵盤電路的掃描以及數(shù)碼管顯示輸出。測頻原理說明如下： 測頻開始前，首先發(fā)出一個清零信號 CLR，使兩個計(jì)數(shù)器和 D 的觸發(fā)器置零， 同時(shí)通過信號 ENA，禁止兩個計(jì)數(shù)器計(jì)數(shù)。當(dāng) Tpr 秒后，預(yù)置門信號被單片機(jī)置為低電平，但此時(shí) 16 兩個計(jì)數(shù)器并沒有停止計(jì)數(shù)，一直等到被測信號的上升沿到來時(shí)，才通過 D 觸發(fā)器將這兩個計(jì)數(shù)器同時(shí)關(guān)閉。 頻率計(jì) CPLD 部分的 VHDL 程序設(shè)計(jì)如下： LIBRARY IEEE。 標(biāo)準(zhǔn)頻率時(shí)鐘信號 clock2， 50MHZ TCLK:IN STD_LOGIC。 測頻或測脈寬控制 START:OUT STD_LOGIC。 8 位數(shù)據(jù)讀出 17 END etester。 計(jì)數(shù)使能 SIGNAL MA, CLK1, CLK2, CLK3: STD_LOGIC。 DATA = BZQ(7 DOWNTO 0) WHEN SEL=000 ELSE 標(biāo)準(zhǔn)頻率計(jì)數(shù)低 8 位輸出 BZQ (15 DOWNTO 8) WHEN SEL=001 ELSE BZQ (23 DOWNTO 16) WHEN SEL=010 ELSE BZQ(31 DOWNTO 24) WHEN SEL=011 ELSE 標(biāo)準(zhǔn)頻率計(jì)數(shù)值最高 8 位輸出 TSQ(7 DOWNTO 0) WHEN SEL=100 ELSE 待測頻率計(jì)數(shù)值最低 8 位輸出 SQ (15 DOWNTO 8) WHEN SEL=101 ELSE TSQ (23 DOWNTO 16) WHEN SEL=110 ELSE TSQ(31 DOWNTO 24) WHEN SEL=111 ELSE 待測頻率計(jì)數(shù)值最高 8 位輸出 TSQ (31 DOWNTO 24)。039。139。 END IF。139。139。 END IF。139。139。 MA=(TCLK AND CL) OR NOT(TCLK OR CL) 。 SS=Q2 amp。 ELSIF CLK139。 END IF。 THEN Q2 = ‘0’。 THEN Q2 = ‘1’。139。139。 PUL=39。 。039。039。 TCLK：待測頻率輸入信號， – 10MHz。 SPUL：高電平測頻率，低電平測脈寬，由單片機(jī)向 CPLD 發(fā)出。 DATA：計(jì)數(shù)數(shù)據(jù)輸出， 8位，由單片機(jī)根據(jù) SEL 選擇信號分別讀取。 頻率計(jì) CPLD部分的仿真 圖 和圖 分別是頻率測試仿真波形和脈寬測試仿真波形。這時(shí)， CLR 一個正脈沖后，系統(tǒng)被 初始化。由圖可見，在 CL 變?yōu)榈碗娖胶?，?jì)數(shù)仍未停止，直到 TCLK 出現(xiàn)一個上升沿為止，這時(shí) START=39。由圖可見，計(jì)數(shù)結(jié)果是，對 TCLK 的計(jì)數(shù)值是 5，對 BCLK 的計(jì)數(shù)值是 64(十六進(jìn)制 )。039。139。而允許計(jì)數(shù)的條件是此后出現(xiàn)的第一個脈寬的寬度。改變 CL為 ‘0’ ，又能測出 TCLK 的低電平脈寬，從而 可以獲得 TCLK 的周期和占空比。 (2) 單片機(jī)可以通過信號 START(),指示計(jì)數(shù)是否結(jié)束，以確定何時(shí)可以讀取數(shù)據(jù)。 (5) 和 分別接控制信號 CL 和 SPUL。然后分別從 DATA 數(shù)據(jù)口讀出 BZH 對標(biāo)準(zhǔn)頻率的計(jì)數(shù)，即只需令 SEL 的取值分別為 “ 000”、 “ 001”、 “ 010”、 “ 011” 即可。系統(tǒng)進(jìn)行初始化后，此時(shí)當(dāng)某鍵按下時(shí)，程序跳轉(zhuǎn)到相應(yīng)的子程序執(zhí)行功能，然后返回繼續(xù)執(zhí)行鍵盤掃描主程序。在此過程中， CPLD 部分已經(jīng)完成測頻的任務(wù)。當(dāng) SEL 分別為“ 000”、“ 001”、“ 010”、“ 011”時(shí)，由低八位到高八位讀出標(biāo)準(zhǔn)頻率計(jì)數(shù)值；當(dāng) SEL 分別為“ 100”、“ 101”、“ 110”、“ 111”；由低八位到高八位讀出待測頻率計(jì)數(shù)值。 圖 頻率、周期計(jì)數(shù)子程序流程圖 24 圖 3. 8 測周期子