【正文】 3/4VDD 引腳的電壓。 ：模擬地。 ：模擬耳機(jī)放大器接地端。 圖 21 AIC23管腳圖 ：左聲道混合立體聲放大輸出。 ： I2S 格式串行數(shù)據(jù)輸出端。當(dāng) AIC23 為主模式時(shí)， BLCK 由 AIC23 產(chǎn)生并提供給 DSP，頻率為主時(shí)鐘的 1/4；從模式時(shí)，由 DSP產(chǎn)生。電壓范圍為 。同樣在數(shù)模轉(zhuǎn)換器 sigmadelta 調(diào)制器決定了其二階多比特結(jié)構(gòu)，這種結(jié)構(gòu)在采樣率為 96KHz 時(shí)使信噪比達(dá)到 100dB，從而使得高質(zhì)量的數(shù)字音頻回放成為可能。 第四章則詳細(xì)介紹了實(shí)現(xiàn) 音頻編解碼芯片的驅(qū)動(dòng) 的軟件設(shè)計(jì) 。 LED 與 DIP 開關(guān)圖示如下： 圖 12 LED與 DIP 第一章 緒論 3 本文的主要工作 本文將闡述基于 C6416DSK 的音頻編解碼芯片的驅(qū)動(dòng) 程序 設(shè)計(jì) 開發(fā) ， 詳細(xì)介紹和分析音頻數(shù)據(jù)采集與回放系統(tǒng)中的硬件與軟件實(shí)現(xiàn)。 DSP 經(jīng)常被用于對(duì)音頻信號(hào)的處理，因此，該 DSK 包括了 TI 公司推出的一款高性能立體聲編解碼器 TLV320AIC23（簡稱 AIC23）。 TI 公司的 Code Composer Studio（ CCS）開發(fā)工具提供給使用者一個(gè)使用 C語言的集成開發(fā)環(huán)境，該工具使用 DSK 上 的 JTAG 仿真器通過 USB 接口與 DSP 間進(jìn)行通信，可以即插即用。相比之下，模擬方式的音頻信號(hào)處理系統(tǒng)集成度低，靈活性差，開發(fā)周期長，成本高等缺點(diǎn)越來越明顯。 本文介紹了基于 TI C6416DSK 的 TLV320AIC23 音頻編解碼芯片驅(qū)動(dòng)的一般實(shí)現(xiàn)方法。首先介紹了 TMS320C6416DSP數(shù)字信號(hào)處理器和 AIC23音頻編解碼芯片，然后介紹了多通道緩沖串口 McBSP 和 EDMA 控制器等設(shè)備，并結(jié)合它們?cè)O(shè)計(jì)和實(shí)現(xiàn)了 音頻信號(hào)的采集與回放系統(tǒng)。 數(shù)字信號(hào)處理技術(shù)通過計(jì)算機(jī)或?qū)Ｓ锰幚碓O(shè)備，對(duì)信號(hào)進(jìn)行分析，合成，變換，濾波，壓縮等加工處理，以便提取有用的信息并進(jìn)行有效的傳輸與應(yīng)用，以達(dá)到更符合人們要求的新號(hào)形式。 下面這張圖片展示了 C6416 DSK 的主要組成部件。 AIC23 的工作是對(duì)輸入的模擬音頻信號(hào)進(jìn)行采樣和編碼以將其轉(zhuǎn)換成數(shù)字信號(hào)的形式交由 DSP 處理，而后對(duì) DSP處理后的數(shù)字音頻信號(hào)進(jìn)行譯碼并生成模擬音頻信號(hào)并輸出。 本文共分為四章，第一章作為緒論簡要介紹了本文的主要任務(wù)和章節(jié)安排，并介紹了 C6416DSK 的 基本概況。 基于 C6416DSK 的音頻編解碼芯片驅(qū)動(dòng)程序開發(fā) 4 第二章 AIC23 與 TMS320C6416DSP 芯片介紹 5 第二章 AIC23 與 TMS320C6416DSP 芯片介紹 音頻編解碼芯片 AIC23 概述 TLV320AIC23（以下簡稱 AIC23）是 TI 公司推出的一款高性能的立體聲音頻編解碼芯片。 AIC23 還具有很低的能耗，回放模式下功率僅為 優(yōu)點(diǎn)，使得 AIC23 是一款非常理想的音頻模擬 I/O 器件，可以很好地應(yīng)用在各種數(shù)字音頻領(lǐng)域。 ：時(shí)鐘輸出。 ： I2S 格式串行數(shù)據(jù)輸入端。由立體聲 ADC 產(chǎn)生。增益可調(diào)，缺省值為 0dB。 ：左聲道混合立體聲音頻輸出。要與數(shù)字地分開。 ：麥克風(fēng)輸入端。增益可調(diào)，缺省值為 0dB。 0為 I2C 模式， 1為 SPI 模式。適用于 SPI 和 I2C 模式。連接外部晶體。 的寄存器 AIC23 有 11 個(gè)寄存器用于控制音量，數(shù)據(jù)形式，采樣率等 。 ，適合于嵌入式系統(tǒng)應(yīng)用。 ADI 公司推出的 TigerSHARC 系列， TS101 主頻達(dá)到 300MHz，后來又推出最新的 TS201，主頻達(dá)到 600MHz，處理能力為 ，是當(dāng)前處理能力最強(qiáng)的浮點(diǎn) DSP 之一。 目前，應(yīng)用最廣泛的 DSP 是 TI(德州儀器 )公司的產(chǎn)品，占到全球市場(chǎng)的 60%，主流產(chǎn)品包括 TMS320C2020 系列 (包括 TMS320C2x/C2xx)， TMS320C5000 系列 (包括TMS320C5x/C54x/C55x)， TMS320C6000 系列 (包括 TMS320C62x/C64x/C67x)。 TI 公司的 TMS3206416DSP 數(shù)字信號(hào)處理器 內(nèi)部包括一個(gè) DSP 內(nèi)核，一級(jí)數(shù)據(jù)Cache，一級(jí)程序 Cache，二級(jí)存儲(chǔ)器，增強(qiáng)型 DMA 控制器（ EDMA）， Vterbi 譯碼協(xié)處理器（ VCP）， Turbo 譯碼協(xié)處理器（ TCP）。兩個(gè)乘法累加單元一個(gè)時(shí)鐘周期可同時(shí)執(zhí)行 4 組 16 16bit 乘法或 8 組 8 8bit 乘法，每個(gè)功能單元在硬件上都增加了附加功能，增強(qiáng)了指令集的正交性。為了達(dá)到更大的擴(kuò)展， 1024Kbyte 內(nèi)存中的 256Kbyte 存儲(chǔ)空間可設(shè)置用作二級(jí) Cache。 EDMA 傳輸完成后，EDMA 控制器可以產(chǎn)生一個(gè)到 DSP 內(nèi)核的中斷，出可以產(chǎn)生一個(gè)中斷觸發(fā)另一個(gè)EDMA 通道開始傳輸。 HPI 是一個(gè) 16/32Bit 寬的異步并行接口，外部主機(jī)通過它可直接訪問 DSP 的地址空間，也可向 DSP 加載程序。 PCI 接口和 HPI 接口共用相同的管腳，因此實(shí)際設(shè)計(jì)時(shí)兩者只能選一個(gè)。 另外， TMS320C6416 還有三個(gè)多通道緩沖串口（ McBSP），工作頻率最高可達(dá)100MHz。 第三章 編解碼芯片驅(qū)動(dòng)的硬件接口設(shè)計(jì) 11 第三章 編解碼芯片驅(qū)動(dòng)的 硬件接口 設(shè)計(jì) 系統(tǒng)結(jié)構(gòu)概述 由于本文所介紹的音頻 編解碼芯片驅(qū)動(dòng) 的主要作用是實(shí)現(xiàn)對(duì) 編解碼芯片AIC23 的控制和實(shí)現(xiàn)音頻信號(hào)的采集與回放，因此本系統(tǒng)可分為主要的兩個(gè)部分。對(duì)于 McBSP 與數(shù)據(jù)存儲(chǔ)器之間的數(shù)據(jù)傳輸，我們將采用 EDMA 的方式進(jìn)行。數(shù)據(jù)通道主要是過數(shù)據(jù)發(fā)送寄存器 DXR 和數(shù)據(jù)接收寄存器 DRR完成數(shù)據(jù)的發(fā)送和接收。數(shù)據(jù)通過獨(dú)立的管腳和外部設(shè)備進(jìn)行數(shù)據(jù)的收發(fā)。 C6000通過 32位寬的控制寄存器和 McBSP 通信，控制寄存器可由內(nèi)部外設(shè)總線訪問。這就允許內(nèi)部的數(shù)據(jù)搬移和內(nèi)部的數(shù)據(jù)通信可以同時(shí)進(jìn)行。 CPU 或 DMA/EDMA 控制器將發(fā)送數(shù)據(jù)寫入 數(shù)據(jù)發(fā)送寄存器（ DXR） ，如果在 發(fā)送移位寄存器（ XSR） 中沒有數(shù)據(jù)，那么 數(shù)據(jù)發(fā)送寄存器（ DXR） 中的數(shù)據(jù)就會(huì)復(fù)制到 XSR，或者當(dāng)最后一位數(shù)據(jù)由數(shù)據(jù)發(fā)送 管腳 （ DX）發(fā)送時(shí)復(fù)制到 XSR。 C6416DSP 的 McBSP 寄存器如下表所示： 縮寫 寄存器名稱 McBSP0 McBSP1 McBSP2 RBR 接收緩沖寄存器 RBR0 RBR1 RBR2 RSR 接收轉(zhuǎn)移寄存器 RSR0 RSR1 RSR2 XSR 發(fā)送轉(zhuǎn)移寄存器 XSR0 XSR1 XSR2 DRR 數(shù)據(jù)接 收寄存器 DDR0 DDR1 DDR2 DXR 數(shù)據(jù)發(fā)送寄存器 DXR0 DXR1 DXR2 SPCR 串口控制寄存器 SPCR0 SPCR1 SPCR2 RCR 接收控制寄存器 RCR0 RCR1 RCR2 XCR 發(fā)送控制寄存器 XCR0 XCR1 XCR2 SRGR 采樣率產(chǎn)生寄存器 SRGR0 SRGR1 SRGR2 MCR 多通道控制寄存器 MCR0 MCR1 MCR2 RCERE0 增強(qiáng)接收通道使能寄存器 0 RCERE00 RCERE01 RCERE02 第三章 編解碼芯片驅(qū)動(dòng)的硬件接口設(shè)計(jì) 15 RCERE1 增強(qiáng)接收通 道使能寄存器 1 RCERE10 RCERE11 RCERE12 RCERE2 增強(qiáng)接收通道使能寄存器 2 RCERE20 RCERE21 RCERE22 RCERE3 增強(qiáng)接收通道使能寄存器 3 RCERE30 RCERE31 RCERE32 XCERE0 增強(qiáng)發(fā)送通道使能寄存器 0 XCERE00 XCERE01 XCERE02 XCERE1 增強(qiáng)發(fā)送通道使能寄存器 1 XCERE10 XCERE11 XCERE12 XCERE2 增強(qiáng)發(fā)送通道使能寄存器 2 XCERE20 XCERE21 XCERE22 XCERE3 增強(qiáng)發(fā)送通道使能寄存器 3 XCERE30 XCERE31 XCERE32 PCR 管腳控制寄存器 PCR0 PCR1 PCR2 數(shù)據(jù)接收寄存器（ DRR）保存著將要被寫入數(shù)據(jù)總線的數(shù)據(jù)，對(duì)于帶有 EDMA外設(shè)的器件， DDR 寄存器被通過 EDMA 總線和外設(shè)總線映射到存儲(chǔ)器地址， DDR 地址可通過外設(shè)總線和 EDMA 總線訪問。 CPU 和 EDMA 控制器都可以通過映射的存儲(chǔ)器地址訪問 DDR，一個(gè)對(duì)任何 EDMA 總線地址的訪問相當(dāng)于一個(gè)對(duì)相應(yīng)的 McBSP 的DXR 寄存器的訪問。AIC23 與 McBSP 的接口電路如圖 所示： 圖 32 控制通道 McBSP1的 FSX1， CLKX1， TX1 分別控制 AIC23 的 CS， SCLK， SDIN 引腳，而數(shù)據(jù)傳輸通道 McBSP2的 FSR2， FSX2， DX2， DR2， CLKR 和 CLKX 分別與 AIC23的對(duì)應(yīng)引腳 LRCIN， LRCOUT， DIN， DOUT,BCLK 想鏈接實(shí)現(xiàn)數(shù)據(jù)的交換。而接收和發(fā)送幀同步脈沖既可以由內(nèi)部采樣速率產(chǎn)生器產(chǎn)生，也可以由外部時(shí)鐘源驅(qū)動(dòng)，McBSP2 分別在相應(yīng)的 時(shí)鐘的上升沿和下降沿進(jìn)行數(shù)據(jù)的檢測(cè)。相對(duì)于 DMA 控制器來說， EDMA 控制器 提供了幾種增強(qiáng)功能，包括提供了 64 個(gè)通道（ C64x）， 優(yōu)先級(jí)可編程功能以及連接數(shù)據(jù)傳輸鏈的功能， EDMA 控制器允許讀寫任何可尋址存儲(chǔ)器空間的數(shù)據(jù)移動(dòng)操作，包括內(nèi)存，外部設(shè)備和外部存儲(chǔ)器。這種機(jī)制僅僅選擇同時(shí)發(fā)生的時(shí)間而對(duì)事件的實(shí)際優(yōu)先級(jí)沒有影響。如 下表 所示： 縮寫 參數(shù)名稱 OPT EDMA 通道選擇參數(shù) SRC EDMA 通道源地址參數(shù) CNT EDMA 通道傳輸計(jì)數(shù)參數(shù) DST EDMA 通道目的地址參數(shù) IDX EDMA 通道索引參數(shù) RLD EDMA 通道計(jì)數(shù)重載 /鏈接地址參數(shù) 通道選擇參數(shù)（ OPT） 主要用于控制 EDMA 事件優(yōu)先級(jí)， 數(shù)據(jù)單元大小 ， 源地第三章 編解碼芯片驅(qū)動(dòng)的硬件接口設(shè)計(jì) 19 址 /目的地址變更模式 ， 傳輸 完成碼， 是否使能鏈接 功能 ， 同步傳輸方式等。單元計(jì)數(shù)（ ELECNT）為一個(gè) 16位無符號(hào)值，這個(gè)值為一幀中的單元個(gè)數(shù)或一個(gè)陣列中的單元個(gè)數(shù)。 通道索引參數(shù)（ IDX） 包括 單元索引參數(shù)（ ELEIDX）和幀 /陣列索引參數(shù)（ FRMIDX）段的 16位有符號(hào)值用來改變地址。單元索引僅用于一維傳輸，因?yàn)槎S傳輸不允許單元之間有間距，因此陣列被用來定義一組連續(xù)的的單元。在偵數(shù)值大于 0的多幀 EDMA 傳輸時(shí)這是必需的。 QDMA(快速 DMA)傳輸時(shí)發(fā)出 CPU 同步數(shù)據(jù)基于 C6416DSK 的音頻編解碼芯片驅(qū)動(dòng)程序開發(fā) 20 傳輸?shù)淖罴逊绞?。與通常的事件相同， EDMA 蠶食 RAM中對(duì)應(yīng)于此事件的傳輸參數(shù)傳遞到地址產(chǎn)生硬件單元，從而執(zhí)行訪問 EMIF， L2 存儲(chǔ)器或外設(shè)的請(qǐng)求。而且，即使在 EER 中的響應(yīng)使能位為 0，一個(gè)時(shí)間仍舊被鎖存在 ER 寄存器中。當(dāng)通道接受到它的同步事件或者 CPU 手動(dòng)同步此通道時(shí)，通道只請(qǐng)求一次數(shù)據(jù)傳輸。 EDMA 控制器所提供的傳輸連接這種傳輸方 式尤其適用于復(fù)雜的分編，循環(huán)緩存等應(yīng)用領(lǐng)域。當(dāng) EDMA 控制器完成關(guān)聯(lián)的請(qǐng)求時(shí)，一個(gè)事件的傳輸參數(shù)被設(shè)為無效態(tài)。為了消除在參數(shù)重載過程中可能產(chǎn)生的時(shí)延， EDMA 控制器不在此時(shí)對(duì)事件寄存器監(jiān)控。為了向 CPU 產(chǎn)生一個(gè) EDMA_INT 中斷，在通道中斷使能寄存器中設(shè)置相應(yīng)的中斷使能位。因此 EDMA是外圍器件與片內(nèi)存儲(chǔ)器傳輸數(shù)據(jù)的主要通道。程序控制下的數(shù)據(jù)傳送必須經(jīng)過 CPU內(nèi)部的寄存器中轉(zhuǎn)，而EDMA方式的數(shù)據(jù)傳輸是在兩個(gè)存儲(chǔ)介質(zhì)之間進(jìn)行，無須經(jīng)過 CPU；其次，數(shù)據(jù)傳送的控制源不一樣。而 EDMA傳送時(shí)不須使用 CPU內(nèi)部的寄存器，所以 EDMA方式的響應(yīng)時(shí)間明顯縮短。 CCS內(nèi)部集成了以下軟件工具： Code Composer（包括編輯，調(diào)試，項(xiàng)目管理，代碼性能測(cè)試和實(shí)時(shí)調(diào)查）； （包括 C編譯器，匯編優(yōu)化器，匯編器和連接器）； （ Simulator） ； （ RTDX） （ realtime analysis）和數(shù)據(jù)可視化（ data visualization）軟件。它只占用很少的 DSP資源，可以滿足 DSP實(shí)時(shí)運(yùn)行時(shí)的調(diào)度性能分析。 (Instrumentation) 日志記錄 (LOG)模塊可以提供調(diào)試信息，特別是針對(duì)實(shí)時(shí)操作優(yōu)化。 (Scheduling) 它包括定時(shí)器 ， 周期器 ， 軟硬件中斷管理 ， 任務(wù)調(diào)度和空閑任務(wù)函數(shù)。 DSP/BIOS提供兩類優(yōu)先線程： SWI和 TSK模塊。 (Synchronization) 協(xié)調(diào)同步工作的常用方法有信號(hào)量 ， 郵箱 ， 原子量和鎖。其中PIP和 SIO模塊負(fù)責(zé)管理目標(biāo)應(yīng)用程序的數(shù)據(jù)傳輸。 DSP/BIOS還提供用于主機(jī)與目標(biāo)應(yīng)用程序之間的數(shù)據(jù)傳輸?shù)哪?