【正文】 rogrammable Logic Use System2（多陣列矩陣及可編程邏輯用戶系統(tǒng)2），是Altera公司的全集成化可編程邏輯設(shè)計(jì)環(huán)境。第四，采用系統(tǒng)早期仿真。由自上而下的設(shè)計(jì)過程可知，從總體行為設(shè)計(jì)開始到最終的邏輯綜合，每一步都要進(jìn)行仿真檢查，這樣有利于盡早發(fā)現(xiàn)設(shè)計(jì)中存在的問題，從而可以大大縮短系統(tǒng)的設(shè)計(jì)周期。即利用邏輯綜合工具，將RTL方式描述的程序轉(zhuǎn)換成用基本邏輯元件表示的文件（門級網(wǎng)絡(luò)表）。如前所述，用行為方式描述的系統(tǒng)結(jié)構(gòu)的程序，其抽象程度高，是很難直接映射到具體邏輯元件結(jié)構(gòu)的。一般來說，對系統(tǒng)進(jìn)行行為描述的目的是試圖在系統(tǒng)設(shè)計(jì)的初始階段，通過對系統(tǒng)行為描述的仿真來發(fā)現(xiàn)設(shè)計(jì)中存在的問題。當(dāng)電路系統(tǒng)采用VHDL語言設(shè)計(jì)其硬件時(shí)，與傳統(tǒng)的電路設(shè)計(jì)方法相比較，具有如下的特點(diǎn)：第一，采用自上而下的設(shè)計(jì)方法。值得指出的是：Verilog－HDL等硬件描述語言獲得較為廣泛的應(yīng)用。（4）VHDL是一個(gè)標(biāo)準(zhǔn)語言，為眾多的EDA廠商支持，因此移植性好。寄存器傳輸級和邏輯門級多個(gè)設(shè)計(jì)層次，支持結(jié)構(gòu)、數(shù)據(jù)流和行為三種描述形式的混合描述，因此VHDL幾乎覆蓋了以往各種硬件俄語言的功能，整個(gè)自頂向下或由底向上的電路設(shè)計(jì)過程都可以用VHDL來完成。而且 VHDL語言可讀性強(qiáng)，易于修改和發(fā)現(xiàn)錯(cuò)誤。然后，用綜合優(yōu)化工具生成具體門電路的網(wǎng)絡(luò)表，其對應(yīng)的物理實(shí)現(xiàn)級可以是印刷電路板或?qū)Ｓ眉呻娐贰? EDA技術(shù)的基本特征EDA代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向，它的基本特征是：設(shè)計(jì)人員按照“自頂向下”的設(shè)計(jì)方法，對整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分，系統(tǒng)的關(guān)鍵電路用一片或幾片專用集成電路(ASIC)實(shí)現(xiàn)，然后采用硬件描述語言(HDL)完成系統(tǒng)行為級設(shè)計(jì)，最后通過綜合器和適配器生成最終的目標(biāo)器件，這樣的設(shè)計(jì)方法被稱為高層次的電子設(shè)計(jì)方法。20世紀(jì)70年代為CAD階段, 這一階段人們開始用計(jì)算機(jī)輔助進(jìn)行IC版圖編輯和PCB 布局布線, 取代了手工操作。 EDA技術(shù)概述EDA是電子設(shè)計(jì)自動化(Electronic Design Automation)的縮寫，在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)(CAD)、計(jì)算機(jī)輔助制造(CAM)、計(jì)算機(jī)輔助測試(CAT)和計(jì)算機(jī)輔助工程(CAE)的概念發(fā)展而來的。第一階段，通過參閱文獻(xiàn)及相關(guān)資料確定交通燈的設(shè)計(jì)方案，構(gòu)建電路功能模塊，利用相關(guān)軟件繪畫出電路圖，要求圖形繪制完整、精確、符合規(guī)范。提高十字路口的通行效率，對緩解交通阻塞具有十分重要的現(xiàn)實(shí)意義。s living standard, the number of cars is with the development of DEA technology and it39。所以，設(shè)計(jì)交通燈來完成這個(gè)需求就顯的越加迫切了。3. 姓名，指導(dǎo)老師，專業(yè)字體小三號宋體。XXXX本科畢業(yè)論文X X X X1. 論文題目字體黑體小二號，居中，不超過20漢字，盡量避免題目中出現(xiàn)標(biāo)點(diǎn)符號。本頁為樣版 本科生畢業(yè)論文（設(shè)計(jì)）基于EDA技術(shù)的交通燈設(shè)計(jì) 姓 名： X X 指導(dǎo)教師： X X X 院 系： 信息工程學(xué)院 專 業(yè)： 電子信息工程 提交日期： 26XX本科畢業(yè)論文目 錄中文摘要 2外文摘要 3引言 41 緒論 5 EDA技術(shù)概述 5 EDA技術(shù)的發(fā)展與應(yīng)用 5 EDA技術(shù)的基本特征 5 EDA的設(shè)計(jì)方法 5 硬件描述語言VHDL 6 VHDL的簡介 6 VHDL的設(shè)計(jì)方法 6 MaxPlus II開發(fā)平臺系統(tǒng) 8 MaxPlus II簡介 8 MaxPlus II的特點(diǎn) 92 交通燈控制系統(tǒng)介紹 10 交通燈控制系統(tǒng)的功能 10 交通燈控制系統(tǒng)設(shè)計(jì)選擇 10 交通燈控制系統(tǒng)設(shè)計(jì)要求 11 交通燈控制系統(tǒng)的基本組成模塊 12 交通燈控制器狀態(tài) 123 交通燈控制系統(tǒng)的設(shè)計(jì) 13 交通燈控制器功能描述及設(shè)計(jì)方法 13 交通燈控制器各模塊的程序設(shè)計(jì) 14 控制部分的設(shè)計(jì) 14 顯示部分的設(shè)計(jì) 15 分頻器部分的設(shè)計(jì) 16 交通燈控制系統(tǒng)的仿真 17 對交通燈控制部分進(jìn)行仿真 17 對交通燈顯示部分模塊進(jìn)行仿真 18 對交通燈系統(tǒng)進(jìn)行仿真 19結(jié)束語 20參考文獻(xiàn) 21致謝 22附件 23 基于EDA技術(shù)的交通燈設(shè)計(jì)指導(dǎo)老師：XXX （XXXX信息工程學(xué)院，XX，上海 201203）摘 要：伴隨著社會的發(fā)展以及人類生活水平的提高,汽車的數(shù)量在不斷增加。為了確保十字路口的行人和車輛順利、暢通地通過,往往采用電子控制的交通信號來進(jìn)行指揮。s expansion in application fields, the EDA technology in electronic information, munication, automatic control , puter application and other fields is of growing importance. With the ever increasing number of cars, traffic problems have bee increasingly prominent,which leads to it not to be feasible only rely on manpower to direct traffic. Therefore, the design of traffic lights to plete this demand was of great urgent. In order to ensure the crossroads of pedestrian and vehicle traffic pass through smoothly, we often use electronically controlled traffic signal to mand the traffic. The following is the use of digital electronic design of the traffic lights, the red light says the road is closed to traffic。傳統(tǒng)的交通燈硬件電路設(shè)計(jì)方法是采用自下而上的設(shè)計(jì)方法，即根據(jù)系統(tǒng)對硬件的要求，詳細(xì)編制技術(shù)規(guī)格書，并畫出系統(tǒng)控制流圖；然后根據(jù)技術(shù)規(guī)格書和系統(tǒng)控制流圖，對系統(tǒng)的功能進(jìn)行細(xì)化，合理地劃分功能模塊，并畫出系統(tǒng)的功能框圖；接著就進(jìn)行各功能模塊的細(xì)化和電路設(shè)計(jì)；各功能模塊電路設(shè)計(jì)、調(diào)試完成后，將各功能模塊的硬件電路連接起來再進(jìn)行系統(tǒng)的調(diào)試，最后完成整個(gè)系統(tǒng)的硬件設(shè)計(jì)。第二階段，以硬件描述語言為系統(tǒng)邏輯描述的表達(dá)方式在EDA軟件平臺上編寫源程序，要求設(shè)計(jì)合理、性能得到優(yōu)化、器件利用率最高。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺上，用硬件描述語言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。80年代為CAE階段,與CAD相比, 除了純粹的圖形繪制功能外, 又增加了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì), 并通過電氣連接網(wǎng)表將兩者結(jié)合在一起,以實(shí)現(xiàn)工程設(shè)計(jì)。 EDA的設(shè)計(jì)方法“自頂向下”的設(shè)計(jì)方法。由于設(shè)計(jì)的主要仿真和調(diào)試過程是在高層次上完成的，這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤，避燃計(jì)工作的浪費(fèi)，又減少了邏輯功能仿真的工作量，提高了設(shè)計(jì)的一次成功率。早期的硬件描述語言，如ABEL、HDL、AHDL，由不同的EDA廠商開發(fā)，互不兼容，而且不支持多層次設(shè)計(jì)，層次間翻譯工作要由人工完成。VHDL還具有以下優(yōu)點(diǎn)：（1）VHDL的寬范圍描述能力使它成為高層進(jìn)設(shè)計(jì)的核心，將設(shè)計(jì)人員的工作重心提高到了系統(tǒng)功能的實(shí)現(xiàn)與調(diào)試，