【正文】 END IF。 a:=39。139。 THEN clk 為上升沿 IF a=39。 THEN tmp:=00000000。 ARCHITECTURE sjqi OF sjbo IS 結(jié)構(gòu)體說明 BEGIN PROCESS(clk,clr) VARIABLE tmp:STD_LOGIC_VECTOR(7 DOWNTO 0)。 ENTITY sjbo IS PORT (clk : IN STD_LOGIC。 結(jié)束進(jìn)程 END fangbo1。 q 賦值 ELSE q=00000000。139。 END IF。139。 THEN clk 為上升沿 IF tmp=1111 THEN tmp:=0000。039。 BEGIN PROCESS(clk,clr) VARIABLE tmp:std_logic_vector(3 downto 0)。聲明 clk 是標(biāo)準(zhǔn)邏輯位類型的輸入端口 clr: IN STD_LOGIC。 其 VHDL 語言源程序代碼如下所示： LIBRARY IEEE。 END IF。when 62=d=254。when 58=d=239。 when 54=d=207。when 50=d=162。when 46=d=112。 when 42=d=64。when 38=d=26。when 34=d=4。 when 30=d=1。when 26=d=19。when 22=d=53。 when 18=d=99。when 14=d=150。when 10=d=197。 when 06=d=233。when 02=d=252。 ELSE temp:=temp+1。 clr 為低電平 d 為 0 5 ELSIF clk39。 ARCHITECTURE sinb OF sinqi IS BEGIN PROCESS(clr,clk) variable temp:integer range 0 to 63。 ENTITY sinqi IS PORT ( clk : IN STD_LOGIC。 硬件電路的設(shè)計(jì)與軟件設(shè)計(jì) 根據(jù)題目分析與整體構(gòu)思可知，要完成設(shè)計(jì)任務(wù)必須設(shè)計(jì)出以下模塊 ： 正弦波發(fā)生器的實(shí)現(xiàn) 該模塊產(chǎn)生以 64 個(gè)時(shí)鐘為一個(gè)周期的正弦波。最后將波形數(shù)據(jù)送入 D/A 轉(zhuǎn)換器，將數(shù)字信號(hào)轉(zhuǎn)換為 4 模擬信號(hào)輸出。 信號(hào)發(fā)生器 :體現(xiàn)在它能自動(dòng)的實(shí)現(xiàn)四種波形的轉(zhuǎn)換。 指導(dǎo)教師簽名： 年 月 日 二、指導(dǎo)教師評(píng)語： 指導(dǎo)教師簽名： 年 月 日 三、成績(jī) 驗(yàn)收蓋章 年 月 日 3 基于 VHDL 語言信號(hào)發(fā)生器的設(shè)計(jì) 設(shè)計(jì)目的 1) 掌握使用 EDA 工具設(shè)計(jì) 信號(hào)發(fā)生器系統(tǒng) 的設(shè)計(jì)思路和設(shè)計(jì)方法 ， 體會(huì)使用 EDA 綜合過程中電路設(shè)計(jì)方法和設(shè)計(jì)思路的不同 ，理解層次化設(shè)計(jì)理念 。 1 EDA 課程設(shè)計(jì)報(bào)告書 課題名稱 基于 VHDL 語言信號(hào)發(fā)生器的設(shè)計(jì) 姓 名 易金祥 學(xué) 號(hào) 081220209 院 系 物理與電信工程系 專 業(yè) 電子信息工程 指導(dǎo)教師 周來秀 講師 2020 年 6 月 10 日 ※※※※※※※※※ ※※ ※※※※※※※※※ 2020 級(jí)學(xué)生 EDA課程設(shè)計(jì) 2 一、設(shè)計(jì)任務(wù)及要求： 本課程設(shè)計(jì)主要是利 用 VHDL 語言設(shè)計(jì)一個(gè)信號(hào)發(fā)生器， 要求實(shí)現(xiàn)以下功能： 信號(hào)發(fā)生器的控制模塊可以用數(shù)據(jù)選擇器實(shí)現(xiàn)，用 4 選 1 數(shù)據(jù)選擇器實(shí)現(xiàn)對(duì)四種信號(hào)的輸出進(jìn)行選擇。 2) 熟悉在 Quartus II 環(huán)境中， 用文本輸入方式與原理圖輸入方式完成電路的設(shè)計(jì)，同時(shí)掌握使用這兩種方式相結(jié)合的 EDA 設(shè)計(jì)思路。 根據(jù) 題目的 分析與整體構(gòu)思可知，要完成設(shè)計(jì)任務(wù)必須 完成以下要求： 設(shè)計(jì)好 用于波形切換的 四 路 數(shù)據(jù) 選擇器 selector4_1； 設(shè)計(jì)好 用于 總電路設(shè)計(jì)的各個(gè)信號(hào)輸出模塊 ； 設(shè)計(jì)好數(shù)模（ D/A）轉(zhuǎn)換器。用示波器測(cè)試 D/A 轉(zhuǎn)換器的輸出，可以觀測(cè)到 4 種信號(hào)的輸出。 其 VHDL 語言源程序代碼如下所示： LIBRARY IEEE。聲明 clk是標(biāo)準(zhǔn)邏輯位類型的輸入端口 clr : IN STD_LOGIC。 BEGIN IF clr=39。EVENT AND clk= 39。 END IF。 when 03=d=249。when 07=d=225。when 11=d=186。 when 15=d=137。when 19=d=87。when 23=d=43。 when 27=d=13。when 31=d=0。when 35=d=8。 when 39=d=34。when 43=d=75。when 47=d=124。 when 51=d=174。when 55=d=217。when 59=d=245。 when 63=d=255。 END PROCESS。打開庫文件 USE 。聲明 clr 是標(biāo)準(zhǔn)邏輯位類型的輸入端口 q: OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 變量定義 BEGIN IF clr=39。 ELSIF clk39。 ELSE tmp:=tmp+1。 ELSE a=39。 END PROCESS。 THEN clk 為上升沿 IF a=39。 q 賦值 END IF。 結(jié)束結(jié)構(gòu)體 三角波信號(hào)發(fā)生器的實(shí)現(xiàn) 該模塊產(chǎn)生的三角波形以 64 個(gè)時(shí)鐘為一個(gè)周期，輸出 q 每次加減 8 其 VHDL 語言源程序代碼如下所示： LIBRARY IEEE。聲明 clk 是標(biāo)準(zhǔn)邏輯位類型的輸入端口 clr : IN STD_LOGIC。 變量說明 VARIABLE a:STD_LOGIC。 ELSIF clk39。039。 ELSE tmp:=tmp+8。039。 END IF。 9 階梯波信號(hào)發(fā)生 器的實(shí)現(xiàn) 該模塊產(chǎn)生的 是階梯 波形 。 ENTITY jietiboqi IS PORT (clk : IN STD_LOGIC。 ARCHITECTURE jietibo OF jietiboqi IS 結(jié)構(gòu)體說明 BEGIN PROCESS(clk,clr) VARIABLE tmp:STD_LOGIC_VECTOR(7 DOWNTO 0)。變量賦值 ELSE IF clk39。 ELSE tmp:=tmp+30。 Q=tmp。 打開庫文件 USE 。 END selector4_1。 WHEN 11=Q=D3。 END one。 正弦波發(fā)生器的原理圖及其仿真波形圖： 輸入信號(hào) 各個(gè)信號(hào)發(fā)生器模塊 開始 輸出信號(hào) 數(shù)模轉(zhuǎn)換器（ D/A） 四選一數(shù)據(jù)選擇器 復(fù)位 13 正弦波信號(hào)發(fā)生器的原理圖如下圖所示 ： 圖 正弦波信號(hào)發(fā)生器原理圖 正弦波信號(hào)發(fā)生器的 仿真波形圖 如下圖所示 ： 圖 正弦波信號(hào)發(fā)生器 仿真波形 圖 Clk 由 0 到 1 交替變更， clr 一直處于高電平狀態(tài)， Q端則由 00001000 到00010000 并依次加 00001000 方波發(fā)生器的原理圖及其仿真波形圖： 方 波信號(hào)發(fā)生器的原理圖 如下圖所示 ： 14 圖 方波信號(hào)發(fā)生器的原理圖 方 波信號(hào)發(fā)生器的 仿真波形圖 如下圖所示 ： 圖 方波信號(hào)發(fā)生器的仿真波形圖 Clk 由 0 到 1 交替變更， clr 一直處于高電平狀態(tài)， q端則由 00000000 到11111111 并依次交替下去 三角波發(fā)生器的原理圖及其仿真波形圖： 15 三角 波信號(hào)發(fā)生器的原理圖如下圖所示 ： 圖 三角 波信號(hào)發(fā)生器的原理圖 三角 波信號(hào)發(fā)生器的 仿真波形圖 如下圖所示 ： 圖 三角波信號(hào)發(fā)生器的仿真波形圖 Clk、 clr 均同時(shí)由 0到 1交替變更 Q 端則由 00000000 到 00000001 并依次加 00000001 進(jìn)行下去 階梯波發(fā)生器的原理圖及其仿真波形圖 階梯 波信號(hào)發(fā)生器的原理圖如下圖所示 ： 16 圖 階梯 波信號(hào)發(fā)生器的原理圖 階梯 波信號(hào)發(fā)生器的 仿真波形圖 如下圖 所示 ： 圖 階梯波信號(hào)發(fā)生器的仿真波形圖 Clk 由 0 到 1 交替變更， clr 一直處于高電平狀態(tài)， Q端從 00000000 開始則高四位依次由 0001 每次加 0010 進(jìn)行下去，第四位依次由 1110 每次減 0010 進(jìn)行下去。 所有的操作都是在 Quartus II 軟件環(huán)境中進(jìn)行，輸入信號(hào)從各個(gè)信號(hào)發(fā)生器模塊輸入端輸入，通過數(shù)據(jù)選擇器輸出所選擇的的信號(hào)來切換輸出相應(yīng)波形的輸出，在通過數(shù)模轉(zhuǎn)換器（ D/A）將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，最后由示波器顯示相應(yīng)的波形。從選題到定稿，從了解到熟悉，用了大概一個(gè)星期的時(shí)間，在這段時(shí) 間內(nèi)，苦惱、思考、喜悅、收獲，感受頗多。畢業(yè)論文 撰寫是本科生培養(yǎng)過程中的基本訓(xùn)練環(huán)節(jié)之一，應(yīng)符合國家及各專業(yè)部門制定的有關(guān)標(biāo)準(zhǔn)，符合漢語語法規(guī)范。不應(yīng)超過 25字，原則上不得使用標(biāo)點(diǎn)符號(hào)，不設(shè)副標(biāo)題。 關(guān)鍵詞 關(guān)鍵詞是供檢索用的主題詞條，應(yīng)采用能覆蓋論文主要內(nèi)容的通用技術(shù)詞條（參照相應(yīng)的技術(shù)術(shù)語標(biāo)準(zhǔn)），一般列 3～ 5個(gè)，按詞條的外延層次從大到小排列，應(yīng)在摘要中出現(xiàn)。緒論應(yīng)說明選題的背景、目的和意義，國內(nèi)外文獻(xiàn)綜述以及論文所要研究的主要內(nèi)容。 論文主體 論文主體是論文的主要部分，要求結(jié)構(gòu)合理，層次清楚，重點(diǎn)突出，文字簡(jiǎn)練、通順。 結(jié)論是對(duì)整個(gè)論文主要成果的歸納，要突出設(shè)計(jì)（論文）的創(chuàng)新點(diǎn)，以簡(jiǎn)練的文字對(duì)論文的主要工作進(jìn)行評(píng)價(jià)，一般為 400～ 1 000字。 在論文正文中必須有參考文獻(xiàn)的編號(hào)，參考文獻(xiàn)的序號(hào)應(yīng)按在正文中出現(xiàn)的順序排列。 16 致謝 對(duì)導(dǎo)師和給予指導(dǎo)或協(xié)助完成論文工作的組織和個(gè)人表示感謝。 文管類 論文正文字?jǐn)?shù) 12 000－ 20 000字。 論文書寫 本科生畢業(yè)論文用 B5 紙 計(jì)算機(jī)排版、編輯與雙面打印 輸出 。頁眉應(yīng)居中置于頁面上部。 頁碼。中、外文摘要應(yīng)各占一頁，編排裝訂時(shí)放置正文前，并且中文在前，外文在后。） 論文正文 章節(jié)及各章標(biāo)題 論文正文分章、節(jié)撰寫，每章應(yīng)另起一頁。 18 層次 層次以少為宜，根據(jù)實(shí)際需要選擇。所引文獻(xiàn)編號(hào)用阿拉伯?dāng)?shù)字置于方括號(hào)“ [ ]”中，如“二次銑削 [1]”。 不得將引用文獻(xiàn)標(biāo)示置于各級(jí)標(biāo)題處。 作者為多人時(shí)，