【正文】 (b)測試寄存器 TR3 TR4 TR5 TR6 TR7 30 80486的內(nèi)部結構與內(nèi)部寄存器 4)浮點寄存器 80486的 FPU中含有 13個浮點寄存器： ?8個 80位浮點數(shù)據(jù)寄存器 R0～ R7用作固定寄 存器組或硬件堆棧； ?1個 16位標志字寄存器 用來標記每個數(shù)據(jù)寄存 器的內(nèi)容； ?1個 16位控制寄存器 用于提供 FPU的若干處理選 擇項； ?1個 16位狀態(tài)寄存器 用于反映 FPU的總狀態(tài)； ?2個 48位的指令、數(shù)據(jù)指針寄存器 可為用戶編 寫錯誤處理程序提供指令、數(shù)據(jù)指針。 ▲只能由特權級 0的程序訪問。操作系統(tǒng)使用的各任務公用的段描述符放在一起構成全局描述符表 GDT； 某個任務專用的段描述符放在一起構成局部描述符表 LDT。 22 80486的內(nèi)部結構與內(nèi)部寄存器 選擇器 描述符高速緩存器 CS SS DS ES FS GS 15 0 63 0 段寄存器的結構 段選擇器是編程者可直接訪問的，而描述符高速緩存器則是編程者不能訪問的。 19 80486的內(nèi)部結構與內(nèi)部寄存器 ③標志寄存器（ EFLAGS） 32位的 EFLAGS包含三種標志： 狀態(tài)標志 (S)報告算術 /邏輯運算指令執(zhí)行后的狀態(tài) 。 80486的內(nèi)部結構與內(nèi)部寄存器 ▲ 8個 32位通用寄存器 : EAX、 EBX、 ECX、 EDX、 ESI、 EDI、 EBP、 ESP ▲ 其中 AX、 BX、 CX、 DX 還可進一步分成 兩個 8位寄存器單獨訪問。 頁管理單元 用于進行存儲器分頁管理，將線性地址變換為 32位物理地址。 指令執(zhí)行單元 包括算術邏輯單元 ALU、 8個 32位的通用寄存器、桶形移位寄存器和控制單元等。 指令預取單元 指令預取單元平均可預取 10條指令。 32位、 64位和 128位多種，分別用于不同 單元之間的數(shù)據(jù)通路。 8K字節(jié)的指令 /數(shù)據(jù)合用型高速緩存。 ，以利于軟、硬件產(chǎn)品的優(yōu)化和升級。 ，避免了預取指令和數(shù)據(jù)可能發(fā)生的沖突。 80386/80486是針對多用戶和多任務的應用而推出的 32位微處理器。 80286新增了一種保護模式下的工作方式 ,即虛擬 8086方式。與 8086/8088相比，它結構上的改進和性能上的提高主要體現(xiàn)在 4方面： 總之， 80286主要是增加了多用戶、多任務系統(tǒng)所必需的任務轉換、虛擬存儲器管理和多種保護功能，不僅提高了運算速度，而且可支持多用戶、多任務操作。 邏輯地址在編程時采用，由段基址和偏移地址組成，兩者均為 16位。 通過 4個段寄存器， CPU每次可同時對 4個段進行尋址。 EU負責分析和執(zhí)行指令 BIU負責執(zhí)行所有的 “ 外部總線 ” 操作 指令隊列的存在使 EU和 BIU并行工作 取指令和分析、執(zhí)行指令操作可重疊進行，形成了兩級指令流水線結構，減少了 CPU等待時間，提高了 CPU的利用率，加快了整機運行速度，降低了對存儲器存取速度的要求。正是這兩個概念的引入，使 8086/8088比原來的 8位 MPU在運行速度、處理能力和對存儲空間的訪問等性能方面有很大提高。1 第二章 微處理器和指令系統(tǒng) Intel系列微處理器概述 Intel 80486微處理器體系結構 80486的數(shù)據(jù)類型與尋址方式 80486的匯編級指令系統(tǒng) 關于指令系統(tǒng)的說明 2 Intel系列微處理器概述 ? Intel 8086/8088 ? Intel 80286 ? Intel 80386/80486 ? Pentium (80586) 3 Intel 8086/8088 8088 是準 16位微處理器 ?8086/8088除了外數(shù)據(jù)總線位數(shù)及與此相關的部分邏輯稍有差別外 ,內(nèi)部結構和基本性能相同 ,指令系統(tǒng)完全兼容。 4 Intel 8086/8088 8086/8088 MPU由兩個獨立的處理單元構成： 總線接口單元 BIU和執(zhí)行單元 EU。 6 Intel 8086/8088 4個段寄存器為 8086/8088采用存儲器分段管理提供了主要硬件支持。且分段方式不唯一，各段之間可以連續(xù)、分離、部分重疊或完全重疊，具體取決于對各個段寄存器的預置內(nèi)容。 由 16位邏輯地址變換為 20位物理 地址的關系如下： 物理地址 =段基址 16+偏移地址 物理地址生成示意圖 段基址 偏移地址 地址 加法器 邏輯地址 15 0 15 0 左移四位 段基址 0000 20位物理地址 19 0 ∑ 8 Intel 80286 (1)內(nèi)部有 4個獨立的可并行操作單元：執(zhí)行單元(EU)、 總線單元 (BU)、 指令單元 (IU)和地址單元 (AU)，可實現(xiàn) 4級流水線作業(yè)； (2)地址總線和數(shù)據(jù)總線完全分開； (3)存儲空間有實地址和保護虛擬地址兩種工作方式。但其優(yōu)越性必須在多任務操作系統(tǒng)的支持下才能充分發(fā)揮。 6級。與 80286相比， 80386/80486在結構和性能上的主要特點如下： 10 Pentium微處理器（ 80586） ，內(nèi)含兩條指令流水線。 64位外部數(shù)據(jù)總線。 。 80387功能的浮點協(xié)處理器 (FPU)。 。內(nèi)含一個32字節(jié)的指令預取隊列，當指令預取隊列不滿且總線空閑時，指令預取單元通過總線接口單元從存儲器讀取指令放到隊列中。作用是完成各種算術 /邏輯運算和變址地址生成。 高速緩存單元 用于加速指令 /數(shù)據(jù)的訪問過程。 18 ②指令指針寄存器（ EIP） EIP用于保存下一條待預取指令相對于 代碼段基址的偏移量。 控制標志 (C)僅含一個標志 DF,用于控制串操作指令的地址改變方向 。 段寄存器由 16位的段選擇器和 64位的描述符高速緩存器組成。 24 段描述符格式為： 段基地址 15～ 0位 段邊界 15～ 0位 段基 地址 31～ 24 位 段邊界 19～ 16 位 屬性 屬 性 段基地 址 23～ 16 位 80486的內(nèi)部結構與內(nèi)部寄存器 25 為了說明一個段的描述符在哪個表中，表的序號是多少以及特權的高低，為每個段定義了一個 16位的選擇符，存于段選擇器中，其格式為： 80486的內(nèi)部結構與內(nèi)部寄存器 描述符索引 段描述符 i LDT GDT 0 1 INDEX TI RPL b15 b3 b2 b1 b0 表指示符 描述符 i （ 0～ 8911） 段描述符 0 描述符 0 00 特權級 0 01 特權級 1 10 特權級 2 11 特權級 3 請求特權級 26 將一個選擇符裝入一個段選擇器時，處理器將自動從 GDT或 LDT中找到其對應的描述符裝入相應描述符高速緩存器中。 數(shù)字運算錯 頁目錄基址寄存器 保留 P C D P E T 頁 Fault線性地址 保 留 31 30 29 … 18 17 16 … 12 … 4 3 2 1 0 頁管理 使能 Cache 不使能 不通寫 對準標志 寫保護 保護 允許 監(jiān)視 FPU 仿真 FPU 任務轉換 FPU類型 CR3 CR2 CR1 CR0 PG CD NW 保留 AM WP 保留 NE ET TS EM MP PE 控制寄存器： 28 80486的內(nèi)部結構與內(nèi)部寄存器 系統(tǒng)地址寄存器 （只在保護方式下使用，所以又叫保護方式寄存器） ： 32位基地址 16位界限 GDTR IDTR 16位選擇符 32位基地址 16位界限 16位其他屬性 LDTR TR 其中 GDTR和 LDTR分別用來存放 GDT和 LDT的 32位線性基地址等內(nèi)容； IDTR用來存放中斷描述符表的基址和界限； TR用來存放任務狀態(tài)段 (TSS)的基址、界限和其他屬性。 31 80486的三種工作方式及轉換 .IRETD指令 .任務轉換 復位或修改 CR0 CPU復位 實地址 保護、虛擬地址 .LMSW指令 .修改 CR0的 PE位 復位 中斷 實地址 方式 保護 虛地址方式 虛擬 8086方式 實地址方式：工作原理與8086基本相同，主要區(qū)別是借助操作數(shù)長度前綴能處理 32位數(shù)據(jù)，運行速度也更高，且可使用 4個數(shù)據(jù)段。 虛擬 8086方式 虛擬 8086方式：既有保護功能又能執(zhí)行 8086代碼的工作方式，是保護方式的一種子方式。低字節(jié) 地址為該字地址。 CPU支持前 3種， FPU支持后 3種。這樣有利于簡化浮點數(shù)大小的比較過程：對兩個相同格式的實數(shù)進行比較時，就像對兩個無符號二進制整數(shù)進行比較一樣方便，當從高位到低位比較兩個實數(shù)階碼時，若某位的階碼有大小之分，就不用再比較下去了。 40 BCD碼數(shù)有壓縮 BCD碼數(shù)和非壓縮 BCD碼數(shù)兩種。 字節(jié) /字 /雙字串是字節(jié) /字 /雙字的相鄰序列，最長可達 2321字節(jié) 。 43 ★關于數(shù)據(jù)類型的兩點說明： 數(shù)據(jù)類型 (1) 字和雙字數(shù)據(jù)操作的對準和不對準 一般應盡可能將字操作對準于偶地址，將雙字操作對準于 4的 整數(shù)倍地址。 字或雙字數(shù)據(jù)的地址是指最低字節(jié)所在的單元地址。 ②包含在 CPU的某個內(nèi)部寄存器中 。這種指令尋址方式稱為 存儲器尋址 。 例： MOV AX， 4567H MOV BL， 78H MOV ECX， 12345678H 以第 3條指令為例， 動畫演示 立即數(shù)尋址過程。 注意： （ 1）字節(jié)寄存器只有 8個； （ 2）源和目的操作數(shù)的字長應一致； （ 3） CS不能用 MOV改變。例如： MOV AX,FS:[3000H] 直接尋址主要用于單個操作數(shù)的相對尋址場合(如簡單的標量操作數(shù)尋址和靜態(tài)分配數(shù)組的起始地址尋址等 )。 這時又有兩種段默認情況： ?若以 SI、 DI、 BX間接尋址 ,則默認操作數(shù)在 DS段中。默認 SS為段基址 如果操作數(shù)不在上述規(guī)定的默認段，而是在其他段，則必須在指令中相應的操作數(shù)前加上段超越前綴。 寄存器間接尋址的應用場合與直接尋址的應用場合相似，但更靈活。默認 DS為段基址 ,傳送字節(jié)給 CH 例如： 56 尋址方式 (5)基址尋址 在這種方式下 ,EA=[基址寄存器 ]+位移量 。位移量可為 8位或 16位； ② 32位尋址情況下， 8個 32位通用寄存器均可作基址寄存器 ，其中 ESP、 EBP以 SS為默認段寄存器，其余 6個通用寄存器均以 DS為默認段寄存器。也可寫成 MOV ECX,50[EBP] MOV DX,[EAX+1500]。如： MOV AX,COUNT[SI] ② 32位尋址時 ,除 ESP外的任何通用寄存器均可作變址寄存器 ,且默認 EBP以 SS作段基址寄存器 ,其余均以 DS作段基址寄存器。例如： MOV EAX,TABLE[ESI*4] 。 60 尋址方式 (8)基址加變址尋址 在這種尋址方式下， EA=[基址寄存器 ]+[變址寄存器 ] 例如： MOV AX,[BX+SI] 。 61 尋址方式 (9)基址加比例變址尋址 在這種方式下 , EA=[變址寄存器 ]比例因