實驗19集成運放參數(shù)測試-wenkub
2022-08-15 22:07:44 本頁面
【正文】 VOS 當輸入信號為零時，由于運放內(nèi)差分放大器的不對稱性，導(dǎo)致輸出信號不為 零，這種現(xiàn)象稱為運算放大器失調(diào)。為使輸出電壓為零，而在輸入端加入一補償 電壓，該補償電壓即叫做輸入失調(diào)電壓 VOS ，下圖為測試電路圖。測試 電路可采用下圖電路。 下圖是 ViCM測試電路。 School of Microelectronics Xidian University 實驗注意事項 ⊕ 電路中的元件應(yīng)盡量對稱一致，以減小失調(diào)對測量結(jié)果的影響。 School of Microelectronics Xidian University 實驗思考題 ⊕ 試說明測量 CMRR時，為什么接在運放正負端的電阻要求嚴格對稱？ ⊕ 下面電路為測量 VOS的工作原理，說明實際上又為什么不采用這種方法？ School of Microelectronics Xidian University ⊕ 統(tǒng)編教材：半導(dǎo)體集成電路，第五章。 實驗參考資料 。 ⊕ 《 晶體管原理 》 ，統(tǒng)編教材，浙江大學(xué)半導(dǎo)體室。 ⊕ CMRR的測試頻率不宜超過 5KHz，輸入電壓不能超過最大共模輸入電壓
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1