常見硬件工程師筆試題(卷標(biāo)準(zhǔn)答案解析-wenkub
2023-07-12 15:24:39 本頁面
【正文】 ‘0’。 CAN總線在沒有節(jié)點(diǎn)傳輸報(bào)文時(shí)是一直處于隱性狀態(tài)。RS485的波特率計(jì)算同理。即：－15v ~ －3v 代表1 ＋3v ~ ＋15v 代表0RS485：采用差分傳輸（平衡傳輸）的方式，半雙工，一般有兩個(gè)引腳 A、B。異步復(fù)位對(duì)復(fù)位信號(hào)要求比較高，不能有毛刺，如果其與時(shí)鐘關(guān)系不確定，也可能出現(xiàn)亞穩(wěn)態(tài)。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。異步電路不使用時(shí)鐘脈沖做同步，其子系統(tǒng)是使用特殊的“開始”和“完成”信號(hào)使之同步同步就是雙方有一個(gè)共同的時(shí)鐘，當(dāng)發(fā)送時(shí)，接收方同時(shí)準(zhǔn)備接收。同步與異步同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。 硬件工程師筆試題一、電路分析：競(jìng)爭(zhēng)與冒險(xiǎn)在組合邏輯中，在輸入端的不同通道數(shù)字信號(hào)中經(jīng)過了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致叫競(jìng)爭(zhēng)。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。異步雙方不需要共同的時(shí)鐘，也就是接收方不知道發(fā)送方什么時(shí)候發(fā)送，所以在發(fā)送的信息中就要有提示接收方開始接收的信息，如開始位，結(jié)束時(shí)有停止位仿真軟件：ProteusSetup 和Hold timeSetup/hold time 是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。如果hold time不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。常用的電平標(biāo)準(zhǔn)TTL： transistortransistorlogicgate晶體管－晶體管邏輯門CMOS：Complementary Metal Oxide Semiconductor互補(bǔ)金屬氧化物半導(dǎo)體LVTTL(Low Voltage TTL)、LVCMOS(Low Voltage CMOS)：、RS23RS485TTL電平與CMOS電平TTL電平和CMOS電平標(biāo)準(zhǔn)TTL電平： 5V供電輸出 L： ； H： 1輸入 L： ； H： 0CMOS電平：（一般是12V供電）輸出 L：*Vcc ； H：*Vcc 輸入 L：*Vcc ； H：*Vcc.CMOS電路臨界值（電源電壓為＋5V） VOHmin = VOLmax = VIHmin = =特性區(qū)別：CMOS是場(chǎng)效應(yīng)管構(gòu)成，TTL為雙極晶體管構(gòu)成；CMOS的邏輯電平范圍比較大（3～15V），TTL只能在5V下工作；CMOS的高低電平之間相差比較大、抗干擾性強(qiáng)，TTL則相差小，抗干擾能力差；CMOS功耗很小，TTL功耗較大（1～5mA/門）；CMOS的工作頻率較TTL略低，但是高速
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1