【正文】 6根；選擇不同的芯片時(shí)，各需要的片數(shù)為：1K4：（16K32） / （1K4） = 168 = 128片2K8：（16K32） / （2K8） = 84 = 32片4K4：（16K32） / （4K4） = 48 = 32片16K1：（16K32）/ （16K1） = 132 = 32片4K8：（16K32）/ （4K8） = 44 = 16片 98K8：（16K32） / （8K8） = 24 = 8片8. 試比較靜態(tài)RAM和動(dòng)態(tài)RAM。即：存取周期 = 存取時(shí)間 + 恢復(fù)時(shí)間5. 什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線寬度為32位，存取周期為200ns，則存儲(chǔ)器的帶寬是多少？解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。而主存與輔存層次的調(diào)度目前廣泛采用虛擬存儲(chǔ)技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部分通過軟硬結(jié)合的技術(shù)組成虛擬存儲(chǔ)器，程序員可使用這個(gè)比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當(dāng)程序運(yùn)行時(shí)，再由軟、硬件自動(dòng)配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。Cache主存層次在存儲(chǔ)系統(tǒng)中主要對(duì)CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價(jià)卻接近于主存。cp總線圖（1） （2）三態(tài)門1受T0＋T1控制，以確保T0時(shí)刻D→總線，以及T1時(shí)刻總線→接收門1→A。答：在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能。異步通信：指沒有統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工作效率?？偩€的主設(shè)備（主模塊）：指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；總線的從設(shè)備（從模塊）：指一次總線傳輸期間，配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來的命令；總線的傳輸周期：指總線完成一次完整而可靠的傳輸所需時(shí)間；總線的通信控制：指總線傳送過程中雙方的時(shí)間配合方式。4. 為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏感？答：總線判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問題；常見的集中式總線控制有三種：鏈?zhǔn)讲樵?、?jì)數(shù)器定時(shí)查詢、獨(dú)立請(qǐng)求；特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器定時(shí)查詢方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過程較復(fù)雜；獨(dú)立請(qǐng)求方式速度最快，但硬件器件用量大，連線多，成本較高。l 通過地址來源區(qū)分，由PC提供存儲(chǔ)單元地址的取出的是指令，由指令地址碼部分提供存儲(chǔ)單元地址的取出的是操作數(shù)。假設(shè)主存容量為256M*32位，在指令字長、存儲(chǔ)字長、機(jī)器字長相等的條件下，指出圖中各寄存器的位數(shù)。MDR：Memory Data Register，存儲(chǔ)器數(shù)據(jù)緩沖寄存器，在主存中用來存放從某單元讀出、或要寫入某存儲(chǔ)單元的數(shù)據(jù)。ALU：Arithmetic Logic Unit，算術(shù)邏輯運(yùn)算單元，為運(yùn)算器的核心部件，其功能是進(jìn)行算術(shù)、邏輯運(yùn)算。CPU：Central Processing Unit，中央處理機(jī)（器），是計(jì)算機(jī)硬件的核心部件，主要由運(yùn)算器和控制器組成。存儲(chǔ)容量：存儲(chǔ)器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開描述）。存儲(chǔ)單元：可存放一個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存儲(chǔ)單位。7. 解釋下列概念：主機(jī)、CPU、主存、存儲(chǔ)單元、存儲(chǔ)元件、存儲(chǔ)基元、存儲(chǔ)元、存儲(chǔ)字、存儲(chǔ)字長、存儲(chǔ)容量、機(jī)器字長、指令字長。計(jì)算機(jī)硬件：指計(jì)算機(jī)中的電子線路和物理裝置。計(jì)算機(jī)軟件：計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。解：P910主機(jī)：是計(jì)算機(jī)硬件的主體部分，由CPU和主存儲(chǔ)器MM合成為主機(jī)。存儲(chǔ)元件：存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單位，又叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存取。機(jī)器字長：指CPU一次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。PC：Program Counter，程序計(jì)數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)形成下一條指令地址。ACC：Accumulator，累加器，是運(yùn)算器中既能存放運(yùn)算前的操作數(shù)，又能存放運(yùn)算結(jié)果的寄存器。I/O：Input/Output equipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送。解：。第3章 系統(tǒng)總線1. 什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？ 答：。5. 解釋下列概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制。6. 試比較同步通信和異步通信。8. 為什么說半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)？答：半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間。a0a1an01n12. 設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：（1） 設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)D→A、D→B和D→C寄存器間的傳送；（2） 設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：T0時(shí)刻完成D→總線；T1時(shí)刻完成總線→A；T2時(shí)刻完成A→總線；T3時(shí)刻完成總線→B。三態(tài)門2受T2＋T3控制，以確保T2時(shí)刻A→總線，以及T3時(shí)刻總線→接收門2→B。主存輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲(chǔ)器其容量和位價(jià)接近于輔存，而速度接近于主存。因此，這兩個(gè)層次上的調(diào)度或轉(zhuǎn)換操作對(duì)于程序員來說都是透明的。存儲(chǔ)器帶寬 = 1/200ns 32位 = 160M位/秒 = 20MB/秒 = 5M字/秒注意：字長32位，不是16位。答：PPT 112頁9. 什么叫刷新？為什么要刷新？說明刷新有幾種方法。異步式：是集中式和分散式的折衷?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動(dòng)方式。解：設(shè)采用SRAM芯片，則：總片數(shù) = （64K8位） / （10244位）= 642 = 128片題意分析：本題設(shè)計(jì)的存儲(chǔ)器結(jié)構(gòu)上分為總體、頁面、組三級(jí)，因此畫圖時(shí)也應(yīng)分三級(jí)畫。解：設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為：2b = 2；b = 2若a = 19，b = 1，總和 = 19+1 = 20；a = 18，b = 2，總和 = 18+2 = 20；a = 17，b = 4，總和 = 17+4 = 21；a = 16，b = 8，總和 = 16+8 = 24；由上可看出：片字?jǐn)?shù)越少，片字長越長，引腳數(shù)越多。地址格式分配如下：模板號(hào)（3位）芯片號(hào) （3位）片內(nèi)地址（12位）18a1919a；15. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ（低電平有效）作訪存控制信號(hào)，R/W作讀寫命令信號(hào)（高電平為讀，低電平為寫）。解：（1）地址空間分配圖：系統(tǒng)程序區(qū)（ROM共4KB）：0000H0FFFH用戶程序區(qū)（RAM共12KB）：1000HFFFFH（2）選片：ROM：選擇4K4位芯片2片，位并聯(lián)RAM：選擇4K8位芯片3片，字串聯(lián)(RAM1地址范圍為:1000H1FFFH,RAM2地址范圍為2000H2FFFH, RAM3地址范圍為:3000H3FFFH)（3）各芯片二進(jìn)制地址分配如下：CPU和存儲(chǔ)器連接邏輯圖及片選邏輯如下圖(3)所示：圖（3）16. CPU假設(shè)同上題，現(xiàn)有8片8K8位的RAM芯片與CPU相連，試回答：（1）用74138譯碼器畫出CPU與存儲(chǔ)芯片的連接圖； （2）寫出每片RAM的地址范圍；（3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲(chǔ)芯片都有與其相同的數(shù)據(jù)，分析故障原因。此時(shí)存儲(chǔ)器只能尋址A13=1的地址空間(奇數(shù)片)，A13=0的另一半地址空間（偶數(shù)片）將永遠(yuǎn)訪問不到。當(dāng)有效信息為1101時(shí)，c3c2c1=100,漢明碼為0011101。解：若想不改用高速存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取八體交叉存取技術(shù)，8體交叉訪問時(shí)序如下圖：啟動(dòng)存儲(chǔ)體0啟動(dòng)存儲(chǔ)體1啟動(dòng)存儲(chǔ)體2啟動(dòng)存儲(chǔ)體3啟動(dòng)存儲(chǔ)體4啟動(dòng)存儲(chǔ)體5啟動(dòng)存儲(chǔ)體6啟動(dòng)存儲(chǔ)體718. 什么是“程序訪問的局部性”？存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪問的局部性原理？解：程序運(yùn)行的局部性原理指：在一小段時(shí)間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)；在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大 (大約 5:1 )。2）Cache不占用外部總線就意味著外部總線可更多地支持I/O設(shè)備與主存的信息傳輸，增強(qiáng)了系統(tǒng)的整體效率。2）指令Cache可用ROM實(shí)現(xiàn)，以提高指令存取的可靠性。主存包含4096塊，每塊由128字組成，訪存地址為字地址。要求如下：（1）階碼和尾數(shù)均為原碼。設(shè)機(jī)器數(shù)采用一位符號(hào)位，答案均用十進(jìn)制表示。（5）原碼表示的定點(diǎn)整數(shù)。解：（1）無符號(hào)整數(shù)：0 —— 2 1，即：0—— 65535；