計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)論文正稿-wenkub
2023-07-08 19:51:28 本頁面
【正文】 組”，由Merced內(nèi)置的執(zhí)行單元讀入被分成組的指令群并執(zhí)行。1 微處理器的發(fā)展20 世紀(jì)80 年代中期，RISC 精簡指令集計(jì)算機(jī)，用20%指令的組合實(shí)現(xiàn)了CISC 計(jì)算機(jī)指令系統(tǒng)不常用的80%指令的功能。關(guān)鍵詞：多處理機(jī)；體系結(jié)構(gòu)；總線微電子技術(shù)和封裝技術(shù)的進(jìn)步，使得高性能的VLSI 微處理器得以大批量生產(chǎn)，性能價(jià)格比不斷合理，這為并行多處理機(jī)的發(fā)展奠定了重要的物質(zhì)基礎(chǔ)。. . . .計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)中多處理機(jī)技術(shù)摘要：多處理機(jī)通過共享的主存或輸入/輸出子系統(tǒng)或高速通信網(wǎng)絡(luò)進(jìn)行通信。計(jì)算機(jī)系統(tǒng)性能增長的根本因素有兩個(gè)：一是微電子技術(shù)，另一個(gè)是計(jì)算機(jī)體系結(jié)構(gòu)技術(shù)。在提高性能方面，RISC 采用了超級(jí)流水線、超級(jí)標(biāo)量、超長指令字并行處理結(jié)構(gòu)；多級(jí)指令Cache；編譯優(yōu)化等技術(shù)，充分利用RISC 的內(nèi)部資源，發(fā)揮其內(nèi)部操作的并行性，從而提高流水線的執(zhí)行效率。從理論上講，EPIC 可以并行執(zhí)行3 倍于執(zhí)行單元數(shù)的指令。容量更大的Cache 以及更多的讀寫端口， 使得基于IA—64 微處理器的速度不再受到存儲(chǔ)延遲的限制。使用EPIC 設(shè)計(jì)的Merced 是第一個(gè)被分為三部分的芯片：一部分運(yùn)行CISC，另一部分運(yùn)行RISC，第三部分運(yùn)行EPIC。因此，共享總線結(jié)構(gòu)和分布式結(jié)構(gòu)相結(jié)合是一種發(fā)展趨勢。采用開關(guān)網(wǎng)絡(luò)來取代總線可以增加通信通路的數(shù)目，消除通信瓶頸。消息傳遞是一種有效的通信方法。包交換的尋徑方式以其較高的傳輸帶寬和較低的平均傳輸時(shí)延，更適合于具有動(dòng)態(tài)和突發(fā)特性的MMP 系統(tǒng)的數(shù)據(jù)傳送。然而，當(dāng)出現(xiàn)尋徑阻塞時(shí)，虛擬直通方式只有將整個(gè)消息全部存儲(chǔ)在尋徑節(jié)點(diǎn)中，直到尋徑通道不阻塞時(shí)才能將消息發(fā)出，這就需要每個(gè)尋徑節(jié)點(diǎn)都有足夠的緩沖區(qū)來存儲(chǔ)可能出現(xiàn)的最大的信息包，在這一點(diǎn)上，虛擬直通方式與存儲(chǔ)轉(zhuǎn)發(fā)的尋徑方式是一樣的，同樣不利于VLSI 的實(shí)現(xiàn)。只有頭片知道包發(fā)往何處，所有數(shù)據(jù)片必須跟著頭片。可以看出，蟲蝕尋徑有以下優(yōu)點(diǎn)：每個(gè)節(jié)點(diǎn)的緩沖區(qū)較小，易于VLSI 實(shí)現(xiàn)；較低的網(wǎng)絡(luò)傳輸時(shí)延，所有的片以流水方式向前傳輸，采用了時(shí)間并行性，網(wǎng)絡(luò)時(shí)延正比于消息包的長度，傳輸距離對(duì)于它的影響很小；通道共享性好，利用率高，對(duì)通道的預(yù)約和釋放是結(jié)合在一起的一個(gè)完整的過程，有一段新的通道后立即放棄用過的一段舊通道；易于實(shí)現(xiàn)選播廣播通信方式等。存儲(chǔ)技術(shù)的發(fā)展在很大程度上影響著多處理機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展?！癮che—主存—磁盤”組成的存儲(chǔ)系統(tǒng)組織方式是指：當(dāng)CPU 要訪問存儲(chǔ)器時(shí)，把虛擬地址直接
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1