【正文】 設(shè)計(jì)方法必將在未來(lái)的數(shù)字系統(tǒng)設(shè)計(jì)中發(fā)揮越來(lái)越重要的作用。VHDL最初是美國(guó)國(guó)防部為其超高速集成電路研究計(jì)劃提出的硬件描述語(yǔ)言，目的是為了把電子電路的設(shè)計(jì)意義以文字或文件的方式保存下來(lái)，便于其他人能輕易地了解電路的設(shè)計(jì)意義。在現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)中，現(xiàn)場(chǎng)可編程器件FPGA和CPLD的使用越來(lái)越廣泛[3]。 EDA的關(guān)鍵技術(shù)之一就是要求用形式化方法來(lái)描述數(shù)字系統(tǒng)的硬件電路，即要用所謂硬件描述語(yǔ)言來(lái)描述硬件電路。但總的來(lái)說(shuō)，我國(guó)波形發(fā)生器還沒(méi)有形成真正的產(chǎn)業(yè)。 波形發(fā)生器是信號(hào)源的一種，主要給被測(cè)電路提供所需要的己知信號(hào)，然后用其它儀表測(cè)量感興趣的參數(shù)。而且外形尺寸與價(jià)格，都比過(guò)去的同類(lèi)產(chǎn)品減少了一半。在民用方面，VXI模塊遠(yuǎn)遠(yuǎn)不如臺(tái)式儀器更為方便。日前可以利用可視化編程語(yǔ)言（如Visual Basic，Visual C等等）編寫(xiě)任意波形發(fā)生器的軟而板，這樣允許從計(jì)算機(jī)顯示屏上輸入任意波形，來(lái)實(shí)現(xiàn)波形的輸入。波形發(fā)生器軟件的開(kāi)發(fā)正使波形數(shù)據(jù)的輸入變得更加方便和容易。隨著科技的發(fā)展，對(duì)相應(yīng)的測(cè)試儀器和測(cè)試手段也提出了更高的要求，波形發(fā)生器己成為測(cè)試儀器中至關(guān)重要的一類(lèi)。培養(yǎng)FPGA應(yīng)用人才，特別是在工程技術(shù)人員中普及FPGA知識(shí)有著重要的現(xiàn)實(shí)意義。FPGA的時(shí)鐘延遲可達(dá)到納秒級(jí)，結(jié)合其并行工作方式，在超高速、實(shí)時(shí)測(cè)控方面有非常廣闊的應(yīng)用前景，具有工作速度快、集成度高和現(xiàn)場(chǎng)可編程的優(yōu)點(diǎn)。到了二十一世紀(jì)，隨著集成電路技術(shù)的高速發(fā)展，出現(xiàn)了多種工作頻率可過(guò)GHz的DDS芯片，同時(shí)也推動(dòng)了函數(shù)波形發(fā)生器的發(fā)展，2003年，Agilent的產(chǎn)品33220A能夠產(chǎn)生17種波形，最高頻率可達(dá)到20M，2005年的產(chǎn)品N6030A能夠產(chǎn)生高達(dá)500MHz的頻率。這時(shí)期的波形發(fā)生器多以軟件為主，實(shí)質(zhì)是采用微處理器對(duì)DAC的程序控制，就可以得到各種簡(jiǎn)單的波形。在70年代前，信號(hào)發(fā)生器主要有兩類(lèi)：正弦波和脈沖波，而函數(shù)發(fā)生器介于兩類(lèi)之間，能夠提供正弦波、余弦波、方波、三角波、上弦波等幾種常用標(biāo)準(zhǔn)波形，產(chǎn)生其它波形時(shí)，需要采用較復(fù)雜的電路和機(jī)電結(jié)合的方法。由于早期的信號(hào)發(fā)生器的機(jī)械結(jié)構(gòu)比較復(fù)雜，功率比較大，電路比較簡(jiǎn)單，因此發(fā)展比較緩慢。函數(shù)波形發(fā)生器具有連續(xù)的相位變換、和頻率穩(wěn)定性等優(yōu)點(diǎn)，不僅可以模擬各種復(fù)雜信號(hào)，還可對(duì)頻率、幅值、相移、波形進(jìn)行動(dòng)態(tài)、及時(shí)的控制，并能夠與其它儀器進(jìn)行通訊，組成自動(dòng)測(cè)試系統(tǒng)，因此被廣泛用于自動(dòng)控制系統(tǒng)、震動(dòng)激勵(lì)、通訊和儀器儀表領(lǐng)域。早在20年代，當(dāng)電子設(shè)備剛出現(xiàn)時(shí)，他就出現(xiàn)了。直到1964年才出現(xiàn)了第一臺(tái)全晶體管的信號(hào)發(fā)生器。這個(gè)時(shí)期的波形發(fā)生器多采用模擬電子技術(shù)，而且模擬器件構(gòu)成的電路存在著尺寸大、價(jià)格貴、功耗大等缺點(diǎn)，并且要產(chǎn)生較為復(fù)雜的信號(hào)波形，則電路結(jié)構(gòu)非常復(fù)雜。90年代末，出現(xiàn)幾種真正高性能、高價(jià)格的函數(shù)發(fā)生器、但是HP公司推出了型號(hào)為HP770S的信號(hào)模擬裝置系統(tǒng)，它由HP8770A任意波形數(shù)字化和HP1776A波形發(fā)生軟件組成。 研究的目的及意義當(dāng)今世界在以電子信息技術(shù)為前提下推動(dòng)了社會(huì)跨躍式的進(jìn)步，科學(xué)技術(shù)的飛速發(fā)展日新月異帶動(dòng)了各國(guó)生產(chǎn)力的大規(guī)模提高。它的應(yīng)用不僅使得數(shù)字電路系統(tǒng)的設(shè)計(jì)非常方便，并且還大大縮短了系統(tǒng)研制的周期，縮小了數(shù)字電路系統(tǒng)的體積和所用芯片的品種。波形發(fā)生器是信號(hào)源的一種，主要給被測(cè)電路提供所需要的己知信號(hào)，然后用其它儀表測(cè)量感興趣的參數(shù)。傳統(tǒng)的波形發(fā)生器采用專(zhuān)用芯片，成本高，控制方式不靈活。波形發(fā)生器通常允許州一系列的點(diǎn)、直線和同定的函數(shù)段把波形數(shù)據(jù)存入儲(chǔ)器。 波形發(fā)生器與VXI資源結(jié)合。 隨著信息技術(shù)蓬勃發(fā)展，臺(tái)式儀器在走了一段下坡路之后，又重新繁榮起來(lái)。 早在1978年，由美國(guó)Wavetek公司和日本東亞電波工業(yè)公司公布了最高取樣頻率為5MHz，可以形成256點(diǎn)（存儲(chǔ)長(zhǎng)度）波形數(shù)據(jù)，垂直分辨率為8bit，主要用于振動(dòng)、醫(yī)療、材料等領(lǐng)域的第一代高性能信號(hào)源，經(jīng)過(guò)將近30年的發(fā)展，伴隨著電子元器件、電路、及生產(chǎn)設(shè)備的高速化、高集成化，波形發(fā)生器的性能有了飛速的提高?？梢?jiàn)信號(hào)源在各種實(shí)驗(yàn)應(yīng)用和試驗(yàn)測(cè)試處理中，它的應(yīng)用非常廣泛。就日前國(guó)內(nèi)的成熟產(chǎn)品來(lái)看，多為一些PC儀器插卡，獨(dú)立的儀器和VXI系統(tǒng)的模塊很少，并且我國(guó)目前在波形發(fā)生器的種類(lèi)和性能都與國(guó)外同類(lèi)產(chǎn)品存在較大的差距，因此加緊對(duì)這類(lèi)產(chǎn)品的研制顯得迫在眉睫。所以硬件描述語(yǔ)言以及相關(guān)的仿真、綜合等技術(shù)的研究是當(dāng)今EDA領(lǐng)域的一個(gè)重要課題[2]。同時(shí)，基于大規(guī)模可編程邏輯器件的EDA(電子設(shè)計(jì)自動(dòng)化)硬件解決方案也被廣泛采用?，F(xiàn)在已成為BEG INIEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言之一[5]。通過(guò)對(duì)本設(shè)計(jì)項(xiàng)目的研究，可以掌握EDA設(shè)計(jì)流程，提高工程實(shí)踐能力。第2章介紹了FPGA工作原理，并對(duì)這次設(shè)計(jì)使用的開(kāi)發(fā)板進(jìn)行了簡(jiǎn)要的介紹。5 第2章 系統(tǒng)硬件第2章 系統(tǒng)硬件 FPGA基本原理現(xiàn)場(chǎng)可編程門(mén)陣列（Field Programmable Gate Arrays，F(xiàn)PGA）是一種可編程使用的信號(hào)處理器件，用戶(hù)可通過(guò)改變配置信息對(duì)其功能進(jìn)行定義，以滿足設(shè)計(jì)需求。 圖21芯片邏輯單元通常 FPGA 由布線資源分隔的可編程邏輯單元構(gòu)成陣列，又由可編程 I/O 單元圍繞陣列構(gòu)成整個(gè)芯片，排成陣列的邏輯單元由布線通道中的可編程內(nèi)連線連接起來(lái)實(shí)現(xiàn)一定的邏輯功能。查找表是這樣實(shí)現(xiàn)的：首先 FPGA 開(kāi)發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能的結(jié)果，然后把結(jié)果事先寫(xiě)入查找表中，F(xiàn)PGA工作時(shí)，輸入信號(hào)所進(jìn)行的邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn)行查表，找出地址對(duì)應(yīng)的內(nèi)容后輸出，即實(shí)現(xiàn)了該邏輯功能。 圖22 FPGA芯片內(nèi)部結(jié)構(gòu)這次設(shè)計(jì)我們采用ZRtech的EP2C5T144核心板作為開(kāi)發(fā)板，這種開(kāi)發(fā)板都是經(jīng)過(guò)設(shè)計(jì)師與專(zhuān)業(yè)PCB設(shè)計(jì)人員精心設(shè)計(jì)而成的，外觀大方，美觀，科學(xué)，PCB的焊盤(pán)都是采用沉金工藝的，貼片機(jī)焊接加工而成。而且主板采用EPCS4的配置芯片，足夠?qū)W習(xí)研究使用，而且盡可能的將芯片的管腳節(jié)省了出來(lái)，用來(lái)接插外設(shè)板，使板子的擴(kuò)展功能更加強(qiáng)大。再就是，本開(kāi)發(fā)板采用了大功率LDO電源管理芯片。這些輸入輸出外設(shè)是任一個(gè)實(shí)驗(yàn)都不可或缺的。本實(shí)驗(yàn)板采用了深圳亞斌電子有限公司生產(chǎn)的藍(lán)色背光的雙芯片YB1602A 液晶模塊。R/W 分別控制是讀寫(xiě)，對(duì)于寫(xiě)，則 R/W 應(yīng)該保持為低電平。LCD1602的控制器SPLC780，內(nèi)置了DDRAM（顯示數(shù)據(jù)存儲(chǔ)器）、CGROM（自定義字符存儲(chǔ)器）和AC（地址指針計(jì)數(shù)器）CGROM功能主要是存儲(chǔ)用戶(hù)自定義的字符，在這里我們主要介紹AC與DDRAM。AC 還作為光標(biāo)和閃爍的位置地址指針，指示當(dāng)前光標(biāo)和閃爍的位置地址。 由于控制寫(xiě)入時(shí)D7固定為1，也就是如果你要想在DDRAM的00H地址處顯示數(shù)據(jù)，則必須將00H加上80H，即80H，若要在DDRAM的01H處顯示數(shù)據(jù)，則必須將01H加上80H即81H，依次類(lèi)推。 PERI24DI外設(shè)板含有一個(gè)LM75溫度傳感器，一個(gè)PCF8563實(shí)時(shí)時(shí)鐘，一個(gè)TLC549 AD轉(zhuǎn)換器，一個(gè)TLC5620 DA轉(zhuǎn)換器，2個(gè)PS2接口，一個(gè)256色VGA接口，一個(gè)RS232串口，一個(gè)可調(diào)電位器，一個(gè)外部電源接口和一個(gè)電源指示燈。通常情況下TLC5620的供電電壓為一個(gè)5V電源。11位的命令字包括8位數(shù)據(jù)位，2位DAC選擇位和1位范圍位，后者用來(lái)選擇輸出范圍是1倍還是2倍。TLC5620有以下幾個(gè)特點(diǎn)，具有4通道8位電壓輸出D/A轉(zhuǎn)換器，采用5V單電源和串行接口，具有高阻抗的基準(zhǔn)輸入可編程實(shí)現(xiàn)1至2倍的輸出范圍。當(dāng)引腳出現(xiàn)高電平時(shí)，即使有數(shù)字被讀入串行口也不會(huì)對(duì)DAC的輸出迚行更新。REFA2I輸入到DACA的參考電壓。 表21 引腳及對(duì)應(yīng)的序號(hào)功能引腳及對(duì)應(yīng)的序號(hào)功能如上表，四個(gè)通道都采用其作為基準(zhǔn)源，輸入5V電壓不輸出電壓都經(jīng)過(guò)濾波，保證精度。TLC5620中的每個(gè)DAC的核心是帶有256個(gè)抽頭的單電阻，每一個(gè)DAC的輸出可配置增益輸出放大器緩沖，上電時(shí)，DAC被復(fù)位且代碼為0。 圖27 TLC5620與FPGA連接圖本章詳細(xì)介紹了FPGA工作原理，并對(duì)這次設(shè)計(jì)使用的開(kāi)發(fā)板進(jìn)行了簡(jiǎn)要的介紹。 15第3章 開(kāi)發(fā)軟件 VHDL硬件編程語(yǔ)言 VHDL是一種隨著電子技術(shù)的不斷發(fā)展，為滿足電路系統(tǒng)化和高度集成化要求而發(fā)展起來(lái)的一種新型硬件描述語(yǔ)言。它具有多層次的設(shè)計(jì)描述功能，層層細(xì)化，最后可直接生成電路級(jí)描述。由于VHDL已經(jīng)成為IEEE標(biāo)準(zhǔn)所規(guī)范的硬件描述語(yǔ)言，目前大多數(shù)EDA工具幾乎都支持VHDL，這為VHDL的進(jìn)一步推廣和廣泛應(yīng)用奠定了基礎(chǔ)。而描述既可以采用行為描述、寄存器傳輸描述或結(jié)構(gòu)描述，也可以采用三者混合的混合級(jí)描述。設(shè)計(jì)人員用VHDL進(jìn)行設(shè)計(jì)時(shí)，不需要首先考慮選擇完成設(shè)計(jì)的器件，就可以集中精力進(jìn)行設(shè)計(jì)的優(yōu)化。而且易于共享和復(fù)用。與其他的硬件描述語(yǔ)言相比，VHDL具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。符合市場(chǎng)需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。QuartusII可以在XP、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計(jì)流程外，提供了完善的用戶(hù)圖形界面設(shè)計(jì)方式。此外，QuartusII通過(guò)和DSPBuilder工具與Matlab/Simulink相結(jié)合，可以方便地實(shí)現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開(kāi)發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開(kāi)發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開(kāi)發(fā)平臺(tái)。Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來(lái)越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎[10]。用戶(hù)可以采用LogicLock增量設(shè)計(jì)方法，用戶(hù)可建立并優(yōu)化系統(tǒng)，然后添加對(duì)原始系統(tǒng)的性能影響較小或無(wú)影響的后續(xù)模塊。首先需要設(shè)計(jì)輸入，設(shè)計(jì)輸入包括使用硬件描述語(yǔ)言HDL、狀態(tài)圖與原理圖輸入三種方式。進(jìn)而成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。設(shè)計(jì)綜合就是針對(duì)給定的電路實(shí)現(xiàn)功能和實(shí)現(xiàn)此電路的約束條件，如速度、功耗、成本及電路類(lèi)型等，通過(guò)計(jì)算機(jī)進(jìn)行優(yōu)化處理，獲得一個(gè)能滿足上述要求的電路設(shè)計(jì)方案。 FPGA Compiler II是一個(gè)完善的FPGA邏輯分析、綜合和優(yōu)化工具，它從HDL形式未優(yōu)化的網(wǎng)表中產(chǎn)生優(yōu)化的網(wǎng)表文件，包括分析、綜合和優(yōu)化三個(gè)步驟。如果設(shè)計(jì)模型較大，可以采用層次化方式進(jìn)行綜合，先綜合下級(jí)模塊，后綜合上級(jí)模塊。綜合完成后可以輸出報(bào)告文件，列出綜合狀態(tài)與綜合結(jié)果，如資源使用情況、綜合后層次信息等。前仿真是指僅對(duì)邏輯功能進(jìn)行測(cè)試模擬，以了解其實(shí)現(xiàn)的功能是否滿足原設(shè)計(jì)的要求，仿真過(guò)程沒(méi)有加入時(shí)序信息，不涉及具體器件的硬件特性，如延時(shí)特性；而在布局布線后，提取有關(guān)的器件延遲、連線延時(shí)等時(shí)序參數(shù)，并在此基礎(chǔ)上進(jìn)行的仿真稱(chēng)為后仿真，它是接近真實(shí)器件運(yùn)行的仿真。轉(zhuǎn)換，將多個(gè)設(shè)計(jì)文件進(jìn)行轉(zhuǎn)換并合并到一個(gè)設(shè)計(jì)庫(kù)文件中。在布局布線過(guò)程中，可同時(shí)提取時(shí)序信息形成報(bào)靠。因其支持增量設(shè)計(jì)，可以使其重復(fù)多次布線，且每次布線利用上一次布線信息以使布線更優(yōu)或達(dá)到設(shè)計(jì)目標(biāo)。靜態(tài)時(shí)序分析器可以用來(lái)檢查設(shè)計(jì)的邏輯和時(shí)序，以便計(jì)算各通中性能，識(shí)別可靠的蹤跡，檢測(cè)建立和保持時(shí)間的配合，時(shí)序分析器不要求用戶(hù)產(chǎn)生輸入激勵(lì)或測(cè)試矢量。利用此軟件查看關(guān)鍵路徑或設(shè)計(jì)者感興趣的通路的時(shí)序，并對(duì)其進(jìn)行分析，再次對(duì)原來(lái)的設(shè)計(jì)進(jìn)行時(shí)序結(jié)束，可以提高工作主頻或減少關(guān)鍵路徑的延時(shí)。FPGA設(shè)計(jì)有兩種配置形式：直接由計(jì)算機(jī)經(jīng)過(guò)專(zhuān)用下載電纜進(jìn)行配置；由外圍配置芯片進(jìn)行上電時(shí)自動(dòng)配置。 將位流文件下載到FPGA器件內(nèi)部后進(jìn)行實(shí)際器件的物理測(cè)試即為電路 23驗(yàn)證，當(dāng)?shù)玫秸_的驗(yàn)證結(jié)果后就證明了設(shè)計(jì)的正確性。輸出波形頻率的控制，就是對(duì)分頻器的控制。所以選擇六個(gè)按鍵，分別控制頻率中千位、百位、十位、個(gè)位、十分位、百分位中的一位，進(jìn)行對(duì)頻率精確控制。電子設(shè)備中的復(fù)位鍵很重要，幾乎在每個(gè)電子設(shè)備中都有復(fù)位鍵的存在。主控模塊需要讀出按鍵或撥碼開(kāi)關(guān)的變化，來(lái)要實(shí)現(xiàn)對(duì)輸出信號(hào)的波形、幅度、頻率的以及LCD1602顯示內(nèi)容的控制。剩下的6個(gè)按鍵來(lái)控制輸出信號(hào)的頻率，同幅值控制的原理相同，每個(gè)按鍵都控制一個(gè)是從0到9的計(jì)數(shù)器，當(dāng)主控模塊檢測(cè)到按鍵按下時(shí)計(jì)數(shù)器加1。在其他按鍵變化時(shí)，相對(duì)應(yīng)的也會(huì)造成一些輸出數(shù)據(jù)的變化，同理，在顯示驅(qū)動(dòng)模塊中將這些變化的數(shù)據(jù)轉(zhuǎn)換成有意義的內(nèi)容，就可將其輸出到LCD1602中，進(jìn)行顯示了。如圖可見(jiàn)，在rst復(fù)位鍵沒(méi)被按下前，千位共按下了三次，所以rst產(chǎn)生高電平之前，千已經(jīng)加到了3。經(jīng)過(guò)分析主控模塊的仿真波形圖，可以初步確定，主控模塊的程序的正確性。在主控模塊輸出的控制信號(hào)波形的兩位二進(jìn)制數(shù)改變時(shí)，波形發(fā)生模塊根據(jù)其改變，選擇存儲(chǔ)的不同數(shù)據(jù)組進(jìn)行輸出。就可完成波形發(fā)生模塊的功能了。fuzhi的改變，是控制輸出波形的幅值，可以指出，方波、正弦波、三角波、鋸齒波的采樣點(diǎn)第一個(gè)值分別是251255，根據(jù)幅值計(jì)算公式可以計(jì)算出，以上四張圖中，要輸出的數(shù)字序列的第一個(gè)值分別是，150、70、192。由于LCD1602每次使用都需要初始化，所以狀態(tài)機(jī)總是循環(huán)控制著向LCD1602中寫(xiě)入五條指令，然后寫(xiě)入要顯示的字符，如此類(lèi)推。當(dāng)主控模塊所接的其他按鍵變化時(shí)，相對(duì)應(yīng)的也會(huì)造成一些輸出數(shù)據(jù)的變化，同理，在顯示驅(qū)動(dòng)模塊中將這些變化的數(shù)據(jù)轉(zhuǎn)換有意義的內(nèi)容，就可將其輸出到LCD1602中，進(jìn)行顯示了。當(dāng)這五個(gè)命令寫(xiě)入后，LCD1602開(kāi)始接收液晶模塊內(nèi)部的字符發(fā)生存儲(chǔ)器的地址，將地址內(nèi)存儲(chǔ)的圖形在LCD1602中顯示出來(lái)。生成symbol文件如下：圖411 LCD160