【正文】 指令，若上次運(yùn)算結(jié)果有進(jìn)位（ C=1），就轉(zhuǎn)移；若上次運(yùn)算結(jié)果無進(jìn)位（ C=0），就順序執(zhí)行下一條指令。167。 執(zhí)行周期完成加法運(yùn)算的任務(wù)，并將結(jié)果寫回主存。 ① R0out和 MARin有效，完成將被加數(shù)地址送至 MAR的操作，記作 (R0)→MAR ；167。 ⑤ 使 PC內(nèi)容加 1，記作 (PC)+1→PC 。 ③ 存儲器通過數(shù)據(jù)總線將 MAR所指單元的內(nèi)容（指令）送至 MDR，記作 (MAR)→MDR ； 167。 即實(shí)現(xiàn)： ((R0))＋ (R1)→(R0)167。下面以圖 CPU的內(nèi)部數(shù)據(jù)通路為例分析幾條典型指令的具體執(zhí)行過程。 中斷控制邏輯167。167。167。為使主脈沖的頻率穩(wěn)定，一般都是用石英晶體振蕩器作為脈沖源。根據(jù)機(jī)器的不同尋址方式， 用來形成操作數(shù)的有效地址 ，以便 CPU取得操作數(shù)。 指令譯碼器 ID167。 指令寄存器 IR167。 程序計(jì)數(shù)器又稱為指令計(jì)數(shù)器或指令指針 IP， 用來存放下一次要執(zhí)行的指令的地址。 操作控制功能167。167。 控制器的功能167。 控制器 作為計(jì)算機(jī)的指揮中心，保證各個組成部件協(xié)調(diào)工作，必須完成以下功能：167。 時序控制功能167。 在時序信號的控制下，各條機(jī)器指令在每個機(jī)器周期的每個節(jié)拍中應(yīng)產(chǎn)生哪些微操作控制信號，由指令操作流程圖做了嚴(yán)格的規(guī)定，控制器應(yīng)能根據(jù)指令操作流程圖的安排，在各個節(jié)拍中產(chǎn)生相應(yīng)的微操作時序信號，以有效地完成各條指令的操作過程。 PC不斷的加 “ 1” ，以保證按順序逐條執(zhí)行指令，這種加 “ 1” 功能。 指令寄存器 用來存放當(dāng)前正在執(zhí)行的指令 。 指令譯碼器又稱為操作譯碼器，它 是解析指令的部件，對指令寄存器中的指令操作碼進(jìn)行解析，產(chǎn)生相應(yīng)的控制信號，提供給微操作信號發(fā)生器 。第五章 控制方式與控制器167。167。 節(jié)拍發(fā)生器167。 微操作信號發(fā)生器167。 中斷控制邏輯是 用來控制中斷處理的硬件邏輯。圖 CPU的數(shù)據(jù)通路第五章 控制方式與控制器167。 ⑴ 取指周期167。 ④ MDRout和 IRin有效，將 MDR的內(nèi)容送至指令寄存器 IR，記作 (MDR)→IR 。第五章 控制方式與控制器167。 ② 向主存發(fā)讀命令，記作 Read；167。167。 ③ 向主存發(fā)寫命令，記作 Write。設(shè)A為位移量，轉(zhuǎn)移地址等于 PC的內(nèi)容加位移量。167。 ① PCout和 Yin有效，記作 (PC)→Y （ C=1）；167。 當(dāng)計(jì)算機(jī)執(zhí)行指令時，控制器輸入的是計(jì)算機(jī)指令代碼，輸出的是微操作控制信號，因此微操作信號發(fā)生器是控制器的核心。 又稱為硬布線控制器，它是采用組合邏輯技術(shù)來實(shí)現(xiàn)的，其微操作信號發(fā)生器是由門電路組成的復(fù)雜網(wǎng)絡(luò)構(gòu)成的。一旦控制部件構(gòu)成之后，要想增加新的控制功能是不可能的。 把微操作信號代碼化，使每一條機(jī)器指令轉(zhuǎn)化成為微程序存入控制存儲器中，微操作控制信號由微指令產(chǎn)生。但是由于它多了一級控制存儲器，因此指令的執(zhí)行速度比組合邏輯控制器的要慢。 它實(shí)際上也是一種組合邏輯控制器，但它又與常規(guī)的組合邏輯控制器的硬聯(lián)結(jié)構(gòu)不同，它是可編程的，某一微操作控制信號由 PLA的某一輸出函數(shù)產(chǎn)生。 時序系統(tǒng)是指控制器的心臟，其功能是為指令的執(zhí)行提供各種定時信號。由于各種指令的操作功能不同，有的簡單，有的復(fù)雜，因此各種指令的指令周期不盡相同。所以 有：167。 (2）節(jié)拍167。 節(jié)拍電位的寬度取決于 CPU完成一次基本動作的時間，如：ALU完成一次正確的運(yùn)算；寄存器間的一次傳送等。圖中每個機(jī)器周期 M中包括四個節(jié)拍 T1～ T4，每個節(jié)拍內(nèi)有一個脈沖 P。 167。在同步控制方式中，各指令所需的時序由控制器統(tǒng)一發(fā)出，所有微操作都與時鐘同步。各項(xiàng)操作不采用統(tǒng)一的時序，而根據(jù)指令或部件的具體情況決定，需要多少時間，就占用多少時間。 (3）同 /異步混合控制方式167。 模型機(jī)的指令系統(tǒng)與尋址方式167。 圖 指令格式圖167。 注 :(1）圖中 “ ” 表示該位不用。 （ 3）指令的操作碼占指令第一個字節(jié)的高 3位（ d7d6d5），并且由 d7區(qū)分指令是單字節(jié)指令還是雙字節(jié)指令。第五章 控制方式與控制器 模型機(jī)的 CPU及硬件組織167。 CPU內(nèi)部總線有內(nèi)部數(shù)據(jù)總線 IDB和內(nèi)部地址總線 IAB之分，系統(tǒng)總線有系統(tǒng)數(shù)據(jù)總線 ODB和系統(tǒng)地址總線 OAB之分， CPU內(nèi)部和系統(tǒng)總線之間采用三態(tài)緩沖器相連，其中數(shù)據(jù)總線采用雙向三態(tài)緩沖器，地址總線采用單向三態(tài)緩沖器。程序計(jì)數(shù)器 PC位 11位，故存儲器最大容量只有 211＝ 2K個字節(jié)，其中主存物理尋址范圍1K字節(jié)，另 1K字節(jié)的空間作為 I/O端口寄存器。 采用三級時序系統(tǒng)，為了簡化時序系統(tǒng)， 設(shè)置三個機(jī)器周期 ：取指周期（ FETCH）、分析周期 (ANA)和執(zhí)行周期（ EXE）。對于雙操作指令和寄存器間接尋址的情況，取指令第二字節(jié)和間接尋址操作都?xì)w入分析周期。第五章 控制方式與控制器 組合邏輯控制器設(shè)計(jì)步驟167。167。167。 實(shí)現(xiàn)電路167。 由于在指令執(zhí)行過程中，取指令是公操作，所以將取指周期獨(dú)立出來，取指令公操作的流程圖如 ：167。 （ 3）發(fā)讀命令 167。167。而指令 MOV Ri,Rj中，源操作數(shù)使用間接尋址，故需要先找到需要訪問的內(nèi)存單元，再將其內(nèi)容讀入 CPU中。存數(shù)指令（ ST）是將寄存器的內(nèi)容寫入到內(nèi)存單元中，也需要先獲得寫入地址，然后再執(zhí)行 Write指令。 表 5－ 2給出了指令的微操作時間表，表中列出的微操作左邊是節(jié)拍控制信號，右邊為脈沖控制信號 。根據(jù)微操作時間表可以寫出各微操作控制信號的邏輯表達(dá)式， 表達(dá)式一般包括下列因素 ：微操作控制信號＝周期 機(jī)器狀態(tài)標(biāo)志167。 由上節(jié)列出的各微操作控制信號的表達(dá)式可以看出，除了個別簡單的是 “ 與 ” 式外，大部分均為 “ 與或 ” 式，按這些邏輯表達(dá)式可畫出相應(yīng)的邏輯電路圖，并用邏輯門電路實(shí)現(xiàn)之。 由于這種電路實(shí)際上包括 “ 與項(xiàng) ” 、 “ 或項(xiàng) ” ，正好可用大規(guī)模集成芯片 PLA來實(shí)現(xiàn)。 微程序設(shè)計(jì)技術(shù)的實(shí)質(zhì)是將程序設(shè)計(jì)技術(shù)和存儲技術(shù)相結(jié)合，即用程序設(shè)計(jì)的思想方法來組織操作控制邏輯，將微操作控制信號按一定規(guī)則進(jìn)行信息編碼（代碼化），形成控制字（微指令），再把這些微指令按時間先后排列起來構(gòu)成微程序，存放在只讀的控制存儲器中 。目前，大多數(shù)中、小、微型計(jì)算機(jī)及部分大型機(jī)都采用了微程序設(shè)計(jì)技術(shù)來實(shí)現(xiàn)控制器功能。 微命令和微操