【正文】 gIn Manager按鈕， 或在 File菜單中選擇 MegaWizard Plug In Manager項， 然后選中 Create a new custom megafunction variation， 再點擊 Next按鈕。lpm符號輸入?yún)?shù)對話框 此時 lpm 符號就出現(xiàn)在圖形編輯器窗口中， 并出現(xiàn)輸入?yún)?shù)對話框， 如圖 所示。輸入 74系列符號 圖中的74138就是所選中的 74 系列符號。 第 3章 Altera可編程邏輯器件開發(fā)軟件 (2) 在 Symbol菜單中選擇 Enter Symbol或單擊鼠標(biāo)右鍵并選擇 Enter Symbol， 或雙擊鼠標(biāo)左鍵， 將出現(xiàn)一個 Enter Symbol 對話框， 在 Symbol Libraries框中雙擊選 “ ..\maxplus2\max2lib\prim”。圖元 MAX+PLUSⅡ 圖形編輯器窗口 算術(shù)運(yùn)算模塊： abs絕對器運(yùn)算 add_sub加 /減法器 pare比較器 mult乘法器 Mega_lpm兆功能模塊庫，包括：參數(shù)化模塊庫 Lmp/宏功能高級模塊（如 busmux、 csfifo、 cadram、 paralleladd等）和 IP功能模塊（如 UARTs、 FFT、 FIR、 PCI等）。第 3章 Altera可編程邏輯器件開發(fā)軟件 第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 ）(1） 在 File 菜單中選擇 Project Name項， 將出現(xiàn)如圖 Project Name對話框。New對話框 （ 3）執(zhí)行 file\save4） 編程驗證設(shè)計項目 用 MAX+PLUSⅡ 編程器通過 Altera編程硬件或其它工業(yè)標(biāo)準(zhǔn)編程器， 將經(jīng)過仿真確認(rèn)后的編程目標(biāo)文件編入所選定的 Altera可編程邏輯器件中， 然后加入實際激勵信號， 測試是否達(dá)到設(shè)計要求。第 3章 Altera可編程邏輯器件開發(fā)軟件 通過時序仿真， 在設(shè)計項目編程到器件之前進(jìn)行全面檢測， 以確保在各種可能的條件下都有正確的響應(yīng)。 功能仿真是在不考慮器件延時的理想情況下仿真設(shè)計項目的一種項目驗證方法， 稱為前仿真。 然后，對設(shè)計項目進(jìn)行網(wǎng)表提取、 邏輯綜合、 器件適配， 并產(chǎn)生報告文件（ .rpt）， 延時信息文件（ .snf） 和器件編程文件（ .pof , .sof , .jed）， 供分析、 仿真和編程使用。MAX+PLUSⅡ 的設(shè)計流程 2. 設(shè)計流程 使用 MAX+PLUSⅡ 的設(shè)計過程包括以下幾步。 充分利用這些邏輯功能模塊， 可以大大減輕設(shè)計的工作量， 成倍縮短開發(fā)周期。 MAX+PLUSⅡ 具有開放的界面， 可與其它工業(yè)標(biāo)準(zhǔn)的 EDA設(shè)計輸入、 綜合及校驗工具相連接 。 編譯過程完成最小化邏輯綜合、 適配設(shè)計項目于單個器件或多個器件以及形成編程和配置數(shù)據(jù)等工作。第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 MAX+PLUSⅡ 和 QuartusⅡ 提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計環(huán)境， 設(shè)計人員無須精通器件的內(nèi)部結(jié)構(gòu)， 只需運(yùn)用自己熟悉的輸入工具（如原理圖輸入或高級行為描述語言）進(jìn)行設(shè)計， 就可通過 MAX+PLUSⅡ 和QuartusⅡ 把這些設(shè)計轉(zhuǎn)換為最終結(jié)構(gòu)所需要的格式。 第 3章 Altera可編程邏輯器件開發(fā)軟件 有關(guān)結(jié)構(gòu)的詳細(xì)知識已裝入開發(fā)工具軟件， 設(shè)計人員無須手工優(yōu)化自己的設(shè)計， 因此設(shè)計速度非?？臁? 設(shè)計校驗包括功能仿真、 時序仿真、 影響速度的關(guān)鍵路徑的延時預(yù)測以及 多種系列器件混合使用的多器件仿真。 MAX+PLUSⅡ 開發(fā)軟件簡介1. 特點 提供與結(jié)構(gòu)無關(guān)的設(shè)計環(huán)境， 支持多平臺工作， 既可以在 Windows下運(yùn)行， 也可在 SunSPAC Stations、 HP9000 Series 700/800和 IBM RISC System/6000工作站上運(yùn)行。MAX+PLUSⅡ 提供豐富的邏輯功能庫供設(shè)計人員調(diào)用， 其中包括 74系列全部器件的等效宏功能庫和多種特殊的宏功能（ Macro Function） 模塊以及參數(shù)化的宏功能（ Magefunction） 模塊。 如圖 ： 第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 第 3章 Altera可編程邏輯器件開發(fā)軟件 1） 輸入設(shè)計項目邏輯設(shè)計的輸入方法： 原理圖形輸入（ .gdf）、 文本輸入（ .vhd）、 波形輸入（ .wdf） 及 第三方 EDA工具生成的設(shè)計網(wǎng)表文件輸入（ .sch、 .edf、 .xnf） 等。 第 3章 Altera可編程邏輯器件開發(fā)軟件 通過功能仿真可以驗證一個項目的邏輯功能是否正確。 模擬仿真（時序仿真）是在考慮設(shè)計項目具體適配器件的各種延時的情況下仿真設(shè)計項目的一種項目驗證方法， 稱為后仿真。 第 3章 Altera可編程邏輯器件開發(fā)軟件 MAX+PLUSⅡ 開發(fā)軟件 圖形設(shè)計輸入方法（步驟）：1： 建立新文件 (1）在 File 菜單中選擇 New， 將出現(xiàn) New對話框。as或保存工具，設(shè)置文件名。在 File菜單中選擇 (2） 在 Project Name框內(nèi)鍵入你的設(shè)計項目名， 如test或帶目錄的文件名 pld\test。3. 輸入圖元和宏功能符號 （ Max2work\maxlib\ 子目錄下圖元和宏功能符號庫： 存儲器模塊： ff D觸發(fā)器 latch鎖存器 rom ROM shiftreg移位寄存器 Csfifio先進(jìn)先出隊列 csdpram雙口 RAM ram_dq輸入輸出分開的參數(shù)化 RAM ram_io輸入輸出復(fù)用的參數(shù)化 RAM 第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 第 3章 Altera可編程邏輯器件開發(fā)軟件 第 3章 Altera可編程邏輯器件開發(fā)軟件 (3) 所有的 Altera 圖元以列表方式顯示出來， 選擇你想輸入的圖元， 然后雙擊或選擇 OK按鈕。2） 輸入 74系列的符號步驟如下： 74 系列的符號的輸入方法與圖元的輸入方法相似。 如要連續(xù)選取 74 系列器件， 則只要重復(fù)上述幾步就可以了。第 3章 Altera可編程邏輯器件開發(fā)軟件 3） 輸入 LPM 符號的步驟如下： LPM（ Library Parameterized Megafunction） 符號的輸入方法與前兩種符號的輸入方法相似。 輸入需要的參數(shù)后點擊 OK按鈕。第 3章 Altera可編程邏輯器件開發(fā)軟件 (3) 在圖形編輯器窗中雙擊 lpm符號的參數(shù)框 （位于符號的右上角）， 也出現(xiàn) lpm符號參數(shù)對話框， 可輸入或改變參數(shù)。 第 3章 Altera可編程邏輯器件開發(fā)軟件 在 Available Megafunctions 列舉中點擊 “ +” 按鈕， 擴(kuò)展 storage文件夾， 然后選擇 LPMROM， 在右邊的對話框中輸入你所希望的輸出文件名和類型， 如 rom和 AHDL,如圖 。 用戶以后就可以直接調(diào)用該符號了。Plug (2) 放開左鍵， 則一條連接線被畫好了。 只要在 Enter Symbol對話框中鍵入 Input（ Output）， 然后選擇 OK按鈕， 符號 INPUT（ OUTPUT） 就出現(xiàn)在圖形編輯器窗口中。） 第 3章 Altera可編程邏輯器件開發(fā)軟件 第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 第 3章 Altera可編程邏輯器件開發(fā)軟件 約翰遜六進(jìn)制計數(shù)器第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 第 3章 Altera可編程邏輯器件開發(fā)軟件 圖形編輯選項 第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 第 3章 Altera可編程邏輯器件開發(fā)軟件 若是為了保證輸入邏輯的正確性， 可將此邏輯文件保存起來并進(jìn)行錯誤檢查。 第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 如果 Save amp。 用戶還可選擇 Help on Message功能得到有關(guān)的解釋， 這樣就可以定位設(shè)計文件中的錯誤并加以改正。 第 3章 Altera可編程邏輯器件開發(fā)軟件 8. 創(chuàng)建一個默認(rèn)的邏輯符號 對于一個經(jīng)過保存且檢查沒有錯誤的設(shè)計文件， 可以創(chuàng)建一個代表該文件的符號文件（ .sym）。 (2） 若選擇 File菜單中的 Create Default Include File項， 則可創(chuàng)建一個默認(rèn)的邏輯文件（ .inc） 供其它 AHDL文本設(shè)計文件調(diào)用。VHDL和 VerilogHardware該語言可以使用布爾方程、 適合于大型的、 HDL是符合 IEEE標(biāo)準(zhǔn)的高級硬件行為描述語言， 這些語言都是用文本來進(jìn)行設(shè)計， 在 File然后點擊 OK按鈕。菜單中選擇 New， 點擊 OK按鈕后打開一個無標(biāo)題的 Text可點擊 Maximize按鈕， 菜單中選擇 Save點擊 OK按鈕， 第 3章 Altera可編程邏輯器件開發(fā)軟件 在AHDL文件的開頭是一個以 Subdesign開頭的說明輸入和輸出的說明區(qū)， i3； d， 這兩行后面的 INPUT、 每行用分號結(jié)束。條件語句或真值表等， 第一行為輸入信號對應(yīng)的七段碼的真值表說明， 則低電平驅(qū)動數(shù)碼管； 本例選擇共陰極。 最后用 “End； ”結(jié)束 AHDL語言程序。 (6） 創(chuàng)建一個默認(rèn)的邏輯符號。 第 3章 Altera可編程邏輯器件開發(fā)軟件 (2） 頂層設(shè)計文件中調(diào)用的符號所代表的文件為底層設(shè)計文件。 例如， 不允許同時存在 個設(shè)計文件。 頂層設(shè)計文件就是把一個設(shè)計的各個模塊放在一起， 形成一個便于閱讀的圖形形式。 （ 注意：層次中的每個文件都可以通過雙擊文件名打開， 并帶到前臺來顯示。第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 適用于不同的場合， 另外， ■ 想要加入一個新的用戶庫， 可以在 Directory name輸入框中直接鍵入用戶庫所在的路徑和名稱， 然后點擊 Add按鈕， 或者通過 Directories和 Drives對話框確定所要加入的用戶庫。 它能接受的輸入設(shè)計文件包括 MAX+PLUSⅡ 自己的圖形文件（ .gdf）、 AHDL文件（ .tdf）、 VHDL文件（ .vhd）。賦值和配置文件（ .acf）。第三方EDA工具所使用的網(wǎng)表文件（ .vo） 和標(biāo)準(zhǔn)格式的 SDF文件（ .sdo）， 編譯窗口第 3章 Altera可編程邏輯器件開發(fā)軟件 (3) 在 Devices框中選擇某一器件或選擇 AUTO， 讓MAX+PLUS Ⅱ 為你選擇一個器件。選擇器件 (3） 對于 MAX7000系列， 選擇 EPLD Rules（ EPLD規(guī)則）， 然后點擊 OK按鈕。 (2） 如有必要， 選中 Security Bit（ 保密位）， 然后點擊 OK按鈕。第 3章 Altera可編程邏輯器件開發(fā)軟件 5. 管腳分配（適用于：設(shè)計人員自己選擇的芯片） Altera 推薦讓編譯器自動為設(shè)計人員的項目進(jìn)行管腳分配， 但如果設(shè)計人員需要自己分配管腳時， 請按以下步驟進(jìn)行： (1） 首先確定設(shè)計人員已經(jīng)選擇了一種器件。管腳分配 (3） 在 Node Name 框內(nèi)輸入管腳的名字。 (7） 點擊 OK按鈕。 第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 缺?。?Default）的邏輯綜合方式是 NORMAL。 移到 10時， 系統(tǒng)的運(yùn)行速度得到最優(yōu)先考慮。(4） 對 MAX 器件進(jìn)行多級綜合。