數(shù)字電子技術(shù)實驗指導教程-wenkub
2022-11-06 18:00:33 本頁面
【正文】 列如圖 1（ b）所示，內(nèi)部有四個 2 輸入端或門。 2． 寫出各門電路的邏輯表達式，與測試數(shù)據(jù)相驗證并整理實驗結(jié)果。 表 4 與或非門邏輯功能 輸入 輸出 A B C D F 電壓（ V） F 0 0 0 0 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 1 1 1 5．與非門對輸出的控制 （ 1） 任取 74 LS00 中的一個與非門，按圖 5 所示接好電路。amp。 1 41 31 21 11 091234567 8G N DUC C74LS86A4A1A2B4B1B2B3A3Y4Y1Y2Y3G N DUC C7 4 L S 8 6A1Y1AF+ 5 VB1B( a ) 引 腳 排 列 （ b ） 實 驗 電 路 圖 3 74 LS86 引腳圖與實驗電路 （ 2） 取其中的一個異或門按圖 3（ b）所示接好電路。 表 1 非門邏輯功能 輸入 輸出 A F 電壓（ V） F 0 1 2． 與非門邏輯功能 （ 1） 熟悉 74 LS00 的引腳排列，如圖 2（ a）所示，其內(nèi)部有四個 2 輸入端與非門。 2．熟悉常用集成門電路的引腳排列及其使用。 二、實驗設(shè)備和器件 1． 直流穩(wěn)壓電源、信號源、示波器、萬用表、面包板 2． 74LS00 四 2 輸入與非門 74LS04 六反相器 74LS86 四 2 輸入異或門 三、實驗內(nèi)容 1． 非門邏輯功能 （ 1） 熟悉 74 LS04 的引腳排列，如圖 1（ a） 所示 ，其內(nèi)部有六個非門。 1 41 31 21 11 091234567 8G N DUC C74LS00A4A1A2B4B1B2B3A3Y4Y1Y2Y3G N DUC C7 4 L S 0 0A1Y1AF+ 5 VB1B( a ) 引 腳 排 列 （ b ） 實 驗 電 路 圖 2 74 LS00 引腳圖與實驗電路 2 （ 2） 取其中的一個與非門按圖 2（ b）所示接好電路。 （ 3） 分別將輸入端 A、 B 接低電平和高電平，測試輸出端 F 電壓，并轉(zhuǎn)換成邏輯狀態(tài)填入表 3。amp。輸入端 A 接一連續(xù)脈沖，輸入端 B 分別接高電平和低電平。 五、思考題 1． 查閱數(shù)據(jù)手冊，幾種 TTL 集成門電路的 UOH 和 UOL 的典型值是多少？ 2． 如何判斷門電路的邏輯功能是否正常？ 3．與非門如何實現(xiàn)對輸出的控制作用？ 4 實驗 二 組合邏輯電路 一、實驗?zāi)康? 1．掌握組合邏輯電路的一般分析方法 。 1 41 31 21 11 091234567 8G N DUC C74LS32A4A1A2B4B1B2B3A3Y4Y1Y2Y3( b ) 引 腳 排 列（ a ） 實 驗 電 路A≥ 1amp。 2． 半加器邏輯功能測試 （ 1） 利用 74LS0 74LS86 組成 如圖 2（ a）所示 半加器。 表 2 半加器邏輯功能測試表 輸 入 輸 出 Ai Bi Si Ci 0 0 0 1 1 0 1 1 3．全加器輯功能測試 （ 1） 全加器原理圖如圖 3 所示，利用 74LS0 74LS8 74LS32 組成 全 加器。 表 3 全加器邏輯功能測試表 輸 入 輸 出 Ai Bi Ci1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 6 4． 設(shè)計一個四位奇偶校驗器，當 A、 B、 C、 D 四位數(shù)中有奇數(shù)個 1 時輸出 F 為 0，否則輸出為 1。 參考電路如圖 4 所示。 五、思考題 1． 是否可以采用其他邏輯門電路實現(xiàn)半加器、全加器和四位奇偶校驗器？ 2． 在進行組合邏輯電路設(shè)計時如何選擇實現(xiàn)方案？ 7 實驗 三 組合邏輯電路應(yīng)用 一 一、實驗?zāi)康? 1． 熟悉集成譯碼器 邏輯功能 和應(yīng)用 。 74LS139AB G11 A11 A001Y121Y374LS04A1A2A3A4Y1Y2Y3Y4R 4D1D2D3D4 圖 1 譯碼器功能測試電路 （ 2） 按表 1 改變輸入的數(shù)據(jù)，觀察輸出譯碼狀態(tài)并填入表 1，注意 譯碼器 74LS139 輸出經(jīng)過 74LS04 反相后驅(qū)動發(fā)光二極管，二極管亮表示輸出有效。 （ 2） 列出真值表和邏輯表達式，畫出邏輯電路。F7 4 L S 2 01 41 31 21 11 091234567 8G N DUC C74LS20A2A1N CD1Y2B1C1Y1N CB2D2C2( b ) 引 腳 排 列（ a ） 實 驗 電 路 圖 2 譯碼器實現(xiàn)組合邏輯功能 3． 利 用 74HC4511 驅(qū)動共陰極數(shù)碼管顯示 （ 1） 按照圖 3 所示電路接線組成 4 位顯示電路 ，令 0?LT ， 4 位數(shù)碼管進行全亮測試，令0?BL 、 1?LT ， 4 位數(shù)碼管進行消顯測試 。 四、實驗報告 1． 整理數(shù)據(jù)，對實驗結(jié)果進行總結(jié)。 五、思考題 1． 若 74LS138 的某個控制端失效是否影響電路的譯碼？ 2． 三變量多數(shù)表決電路中 變量 A、 B、 C 與 74LS138 的接法是否影響譯碼的輸出結(jié)果？ 3． 如何檢測數(shù)碼管是否完好？是 否可以使數(shù)碼管閃爍顯示？ 10 實驗 四 組合邏輯電路應(yīng)用 二 一、實驗?zāi)康? 1． 熟悉集成譯碼器邏輯功能和應(yīng)用。 A2 A1 A0 作 為選擇通道用的地址信號輸入， BG2 接低電平， G1 接高電平， AG2 接數(shù)據(jù)線 D 作為數(shù)據(jù)輸入。 A2 A1 A0 作為選擇通道用的地址信號輸入，用來 實現(xiàn)對八個數(shù)據(jù)源 D0～ D7 的選擇， ST 接低電平， Y 為同相輸出端， Y 為 反相輸出端。 3． 用數(shù)據(jù)選擇器實現(xiàn)組合邏輯功能 （ 1） 數(shù)據(jù)選擇器也可以用來實現(xiàn)組合邏輯函數(shù)， 利用 74HC151 組成實驗三中的 三變量多數(shù)表決電路。 四、實驗報告 1． 整理實驗 內(nèi)容和實驗 數(shù)據(jù) ，按實驗要求對結(jié)果進行討論、總結(jié)。 3． 了解觸發(fā)器邏輯功能的轉(zhuǎn)換。 表 1 D 觸發(fā)器功能測試表 DS DR CP D 1?nQ 0?nQ 1?nQ 0 1 1 0 1 1 ↑ 0 1 1 ↓ 0 1 1 ↑ 1 1 1 ↓ 1 1 1 0 1 1 1 13 （ 3） DS = DR =1
公司管理相關(guān)推薦
鄂ICP備17016276號-1