數(shù)字頻率計(jì)——eda課程設(shè)計(jì)說明-wenkub
2023-04-27 06:51:13 本頁面
【正文】 顯示，分別表示千位，百位，十位，個(gè)位。 系統(tǒng)原理轉(zhuǎn)換圖圖12 系統(tǒng)原理框圖本次簡易數(shù)字頻率計(jì)設(shè)計(jì)系統(tǒng)共分為五個(gè)功能模塊，如上圖12所示，分別為分頻模塊，位選模塊，時(shí)鐘模塊，計(jì)數(shù)模塊和BCD碼轉(zhuǎn)換模塊。通過五個(gè)模塊相互配合實(shí)現(xiàn)簡易數(shù)字頻率計(jì)的功能。這些平臺(tái)中使用的綜合工具和仿真工具通常由專業(yè)的EDA廠商提供。關(guān)于VHDL最后要說明的是：與常規(guī)的順序執(zhí)行的計(jì)算機(jī)程序不同，VHDL從根本上講是并發(fā)執(zhí)行的。使用VHDL語言描述的電路，可以進(jìn)行綜合和仿真。該頻率計(jì)包括4個(gè)不同的檔位，記憶功能，并具有總體的復(fù)位功能。 課程設(shè)計(jì)說明書 1 總體介紹 課程介紹 EDA介紹EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的縮寫，在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來的。需要利用VHDL（硬件描述語言）通過Quartus II編程軟件進(jìn)行程序的編寫和調(diào)試、仿真。然而，值得注意的是，盡管所有VHDL代碼都是可仿真的，但并不是所有代碼都能綜合。在VHDL中，只有在進(jìn)程(PROCESS)、函數(shù)(FUNCTION)和過程(PROCEDURE)內(nèi)部的語句才是順序執(zhí)行的。本次設(shè)計(jì)中所使用的平臺(tái)正是QuartusⅡ，它是Altera公司提供的一套集成了編譯、布局布線和仿真工具在內(nèi)的綜合開發(fā)環(huán)境。圖11 系統(tǒng)原理圖系統(tǒng)原理圖如圖11所示，其實(shí)現(xiàn)過程為：欲測試的方波信號(hào)首先通過分頻模塊，產(chǎn)生10倍，100倍，1000倍及本來方波信號(hào)共四路方波信號(hào)，四路信號(hào)送入位選功能模塊，通過四個(gè)輸入按鍵控制經(jīng)過分頻處理后的四路方波的選擇，此兩個(gè)模塊即實(shí)現(xiàn)四個(gè)測試檔位的功能。五部分功能模塊中，分頻模塊完成對于預(yù)測試的方波進(jìn)行分頻，輸出四路分別為原方波頻率的1倍，1/10倍，1/100倍，1/1000倍頻率的方波，分頻后的四路方波信號(hào)送入第二功能模塊，即位選模塊，此模塊完成四個(gè)檔位的設(shè)計(jì)功能，選擇一路輸出，送入到計(jì)數(shù)模塊當(dāng)中，系統(tǒng)的時(shí)鐘頻率需要經(jīng)過時(shí)鐘模塊進(jìn)行分頻得到，計(jì)數(shù)結(jié)果即為相應(yīng)檔位下的數(shù)值，然后經(jīng)過BCD碼轉(zhuǎn)換模塊轉(zhuǎn)換為四位BCD碼輸出，到此，整個(gè)系統(tǒng)功能設(shè)計(jì)完成。當(dāng)系統(tǒng)工作時(shí)，四個(gè)數(shù)碼管所顯示數(shù)據(jù)乘以檔位即使所測量的方波的頻率。該程序封裝圖如下圖21所示：圖21 分頻程序封裝圖其中fb1為預(yù)測方波輸入信號(hào)，ao，bo，co，do分別為分頻后的四路信號(hào)。位選程序與分頻程序公共構(gòu)成頻率計(jì)四個(gè)檔位測量功能。 時(shí)鐘程序 時(shí)鐘程序原理，用以對于方波頻率的計(jì)數(shù)測量。 時(shí)鐘程序仿真程序仿真波形如下圖26所示：圖26 時(shí)鐘程序仿真圖其中輸入信號(hào)clki為系統(tǒng)的時(shí)鐘信號(hào)，輸出信號(hào)clko為分頻后得到的時(shí)鐘信號(hào)，由上圖中可以看出，clko的頻率為clki的1/16。，設(shè)置在一變量n，當(dāng)時(shí)鐘脈沖為高電平時(shí)對輸入的方波上升沿進(jìn)行計(jì)數(shù)，當(dāng)時(shí)鐘脈沖為地電平時(shí)，計(jì)數(shù)結(jié)束，并輸出。計(jì)數(shù)程序中包含了系統(tǒng)對于測量數(shù)據(jù)超量程的處理，當(dāng)計(jì)數(shù)值超過9999時(shí)，g5就會(huì)出現(xiàn)高低電平脈沖的持續(xù)變換，硬件中鎖一LED燈，將顯示不斷閃爍。同理，則其高電平持續(xù)時(shí)間即為1s，所得到的計(jì)數(shù)結(jié)果250極為fb信號(hào)相應(yīng)頻率值，即此時(shí)輸入方波頻率為250Hz。程序中分別設(shè)置三個(gè)常量a，b，c其值分別為1000，100，10。程序中復(fù)位信號(hào)rst為高電平時(shí)，控制四個(gè)輸出信號(hào)都為0，即四個(gè)數(shù)碼管都顯示0，達(dá)到復(fù)位功能。、 頂層文件 頂層文件介紹及仿真該程序分為五個(gè)部分，分別實(shí)現(xiàn)預(yù)定的功能，然后通過元件例化的方式，組合在一起，編寫頂層文件，組合在一起，形成整個(gè)系統(tǒng)，各功能相互配合以實(shí)現(xiàn)簡易頻率計(jì)的設(shè)計(jì)，封裝圖如圖211所示：圖211 頂層文件封裝圖頂層文件程序中設(shè)置一系列的信號(hào)，將五個(gè)部分的程序輸入輸出信號(hào)相對應(yīng)的連接起來，并與整個(gè)系統(tǒng)的封裝引腳相對應(yīng)。由于仿真所限，此處并未按實(shí)際需要進(jìn)行參數(shù)設(shè)定。該系統(tǒng)含有對于預(yù)測試頻率超量程的標(biāo)志，如下圖213所示。系統(tǒng)時(shí)鐘引腳應(yīng)鎖定為左側(cè)clk2引腳（54），預(yù)測方波fb鎖定右側(cè)clk1引腳（126）。該頻率計(jì)包括四個(gè)檔位，具有記憶功能，擁有一個(gè)整體的復(fù)位控制。其間，我們亦遇到許多問題，諸如整個(gè)系統(tǒng)核心模塊計(jì)數(shù)過程的實(shí)現(xiàn)，時(shí)鐘頻率的設(shè)定，將整形數(shù)據(jù)轉(zhuǎn)換成BCD碼顯示的算法等等?，F(xiàn)在對EDA的概念或范疇用得很寬。所以，EDA課程的學(xué)習(xí)對于我們自身素質(zhì)和能力的提高有十分重要的積極作用，應(yīng)該很認(rèn)真的學(xué)習(xí)。entity plj isport(fb,clk,rst:in std_logic。end plj。ponent fp isport(fb1:in std_logic。 k1,k2,k3,k4:in std_logic。ponent sz isport(clki:in std_logic。 g5:out std_logic。 rst:in std_logic。 u2:wx port map(k1=k1,k2=k2,k3=k3,k4=k4,ai=h0,bi=h1,ci=h2,di=h3,
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1