【正文】 1)引入了 4 種新的數(shù)據(jù)類(lèi)型和 8 個(gè) 64 位寄存器，使一條指令就能并行執(zhí)行 8 個(gè) 8 位 數(shù)據(jù)，4 個(gè) 16 位數(shù)據(jù)或 2 個(gè) 32 位數(shù)據(jù)的運(yùn)算； (2)采用飽和運(yùn)算，把溢出值作為定值處理。這一 L2 Cache 由全速總線同 CPU內(nèi)核相 連，提高了程序的運(yùn)行速 度； (2)把 CISC 結(jié)構(gòu)的指令分解為若干像 RISC 指令那樣的微操作，能在流水線上并行地 執(zhí)行，這樣既保持了同以前的 x86 微處理器的兼容性，又提高了指令的運(yùn)行速度； (3)采用亂序執(zhí)行和推測(cè)執(zhí)行技術(shù)，使指令流能最有效地利用內(nèi)部資源； (4)采用超級(jí)流水線和超標(biāo)量技術(shù)。 13．扼要說(shuō)明 80486 同 80386 的主要區(qū)別。另外再增加了兩個(gè) 16 位段寄存器 FS 和 GS。 (4)在保護(hù)方式下， 80286 采用 “描述子 ”和 “選擇子 ”的數(shù)據(jù)結(jié)構(gòu)來(lái)實(shí)現(xiàn)內(nèi)存單元的 尋址。 11．扼要說(shuō)明80286同 8086的主要區(qū)別 解： (1)8086只有 20條地址線，可直接尋址的內(nèi)存空間為 220=1MB；而 80286 有 24 條地址線，可直接尋址的內(nèi)存空間為 224＝ 16MB。而在寫(xiě)周期中，數(shù) 據(jù)信息在雙重總線上是緊跟在地址總線有 效之后立即由 CPU送上，兩者之間無(wú)一段高阻態(tài)。 10．根據(jù) 8086 存儲(chǔ)器讀寫(xiě)時(shí)序圖，回答如下問(wèn)題： (1)地址信號(hào)在哪段時(shí)間內(nèi)有效 ? (2)讀操作與寫(xiě)操作的區(qū)別 ? (3)存儲(chǔ)器讀寫(xiě)時(shí)序同 I/O 讀寫(xiě)時(shí)序的區(qū)別 ? (4)什么情況下需要插入等待周期 TW?解：時(shí)序圖見(jiàn) 節(jié)的圖 21 和 22。 解：在 8086 系統(tǒng)中，雙字在內(nèi)存中占連續(xù) 4 個(gè)字節(jié)，其中低位字節(jié)存于低地址，字節(jié)存于高地址。 6．寫(xiě)出寄存器 AX、 BX、 CX、 DX、 SI 和 DI 的隱含用法。若超過(guò)上述范圍，稱為 “溢出 ”， OF 置 “1”。若不允許分頁(yè)部件操作，則經(jīng)分段部件操作 后即為物理地址 4．說(shuō)明標(biāo)志位中溢出位與進(jìn)位位的區(qū)別。在 8086 系統(tǒng)中，物理地址形成過(guò)程為：將段寄存器中存放的段基值 (16 位 )左移 4 次再加偏移量，得 20 位的物理地址。 8086 中邏輯 地址與物理地址的關(guān)系。 (13)亂序執(zhí)行 解：指不完全按程序規(guī)定的指令順序依次執(zhí)行，它同推測(cè)執(zhí)行結(jié)合，使指令流能最有效 地利用內(nèi)部資源。這是 Pmntiium II 微處理器所采用的新的封 裝技術(shù)。操作數(shù)是一個(gè)內(nèi)存地址，則稱為 “存儲(chǔ)器尋址 ”，存儲(chǔ)器尋址中，根據(jù)內(nèi)存地址給出的方式又分為直接尋址、寄存器間接尋址、基址 尋址和變址尋址等。(6)總線周期 解： CPU通過(guò)總線操作完成同內(nèi)存儲(chǔ)器或 I/O 接口之間一次數(shù)據(jù)傳送所需要的叫間。此時(shí) MN／ MX*線接 VCC(高電平 )。 2．請(qǐng)簡(jiǎn)述微機(jī)系統(tǒng)中三種總線的區(qū)別及聯(lián)系 解：對(duì) —個(gè)具有一定規(guī)模的微型計(jì)算機(jī)系統(tǒng)而言，有三類(lèi)總線，一種是微型計(jì)算機(jī)中 CPU芯片與內(nèi)存儲(chǔ)器和 I／ O 接口電路之間信息傳輸?shù)墓餐?，這是片總線； 一種是構(gòu)成 微型計(jì)算機(jī)系統(tǒng)的各模塊之間信息傳輸?shù)墓餐罚@是內(nèi)總線．又稱系統(tǒng)總線、微機(jī)總線和板級(jí)總線； 第三種是一個(gè)微型計(jì)算機(jī)系統(tǒng)同另一個(gè)微型計(jì)算機(jī)系統(tǒng)之間，或者一個(gè)微型計(jì) 算機(jī)系統(tǒng)同儀器、儀表之間信息 傳輸?shù)墓餐?，這是外總線，又稱通信總線。 (2)微型計(jì)算機(jī) 解：指以微處理器為基礎(chǔ)，配以內(nèi)存儲(chǔ)器以及輸入輸出接口電路和相應(yīng)的輔助電路構(gòu)成的裸機(jī)。 (3)微型計(jì)算機(jī)系統(tǒng) 解：指由微處理器配以相應(yīng)的外圍設(shè)備及其它專(zhuān)用電路、電源、面板、機(jī)架以及足夠的軟件而構(gòu)成的系統(tǒng)。通常內(nèi)總線 是芯片總線經(jīng)緩沖后映射而得。 (4)最大方式 解： 8086 微處理器的另一種工作方式，在該方式下，系統(tǒng)的總線控制信號(hào)由專(zhuān)用的總 線控制器 8288 提供，構(gòu)成一個(gè)多處理機(jī)或協(xié)處理機(jī)系統(tǒng)。 (7)時(shí)鐘周期 解： CPUJ 時(shí)鐘脈沖的重復(fù)周期稱為時(shí)鐘周期，時(shí)鐘周期是 CPU的時(shí)間基準(zhǔn)． (8)等待周期 解：在 CPU對(duì)內(nèi)存或外設(shè)接口進(jìn)行讀寫(xiě)操作時(shí)，當(dāng)被選中進(jìn)行數(shù)據(jù)讀寫(xiě)的內(nèi)存或外設(shè) 接口無(wú)法在 3 個(gè) T(時(shí)鐘周期 )內(nèi)完成數(shù)據(jù)讀寫(xiě)時(shí)，就由該內(nèi)存或外設(shè)接口發(fā)出一個(gè)請(qǐng)求延 長(zhǎng)總線周期的信號(hào)， CPU在接收到該請(qǐng)求情號(hào)后，就在 T3 與 T4 之間插入 —個(gè)時(shí)鐘周期 一稱為等待周期 Tw，在 Tw 期間， 總線信號(hào)保持不變。(10)MMX 解： MMX—Multi Media Extension，多媒體擴(kuò)展。先將芯片固定在基板上，然后用塑料和金屬將其完全封裝起來(lái)，形成一個(gè) SEC 插 盒封裝的處理器，這一 SEC 插盒通過(guò) Slot1 插槽同主板相連。這是 Pentium Pro 微處理器為進(jìn)一步提高性能而采用的新技術(shù)。 解；邏輯地址是允許在程序中編排的地址， 8086的邏輯地址有段基值和段內(nèi)偏移量?jī)? 部分。 3．簡(jiǎn)述 80386 中邏輯地址、線性地址與物理地址的關(guān)系。 解：進(jìn)位位 CF 是指兩個(gè)操作數(shù)在進(jìn)行算術(shù)運(yùn)算后，最高位 (8 位操作為D7 位， 16 位操作為 D15 位 )是否出現(xiàn)進(jìn)位或借位的情況，有進(jìn)位或借位， CF 置 “1”，否則置 “0”。 溢出和進(jìn)位是兩個(gè)不同的概念，某些運(yùn)算結(jié)果，有 “溢出 ”不一定有 “進(jìn)位 ”，反之，有 “進(jìn)位 ”也不一定有 “溢出 ”。 解：上述通用寄存器的隱合用法如下： AX——在字乘 /字除指令中用作累加 器； 在字 I/O 操作時(shí)作為數(shù)據(jù)寄存器。如圖示。 (1)在 T1 周期，雙重總線 AD0~AD15， A16/S3~A19/S6 上輸出要訪問(wèn)的內(nèi)存單元的地 址信號(hào) A0~A19。 (3)存儲(chǔ)器操作同 I／ O 操作的區(qū)別是： 在存儲(chǔ)器操作周期中，控制信號(hào) M/IO*始終為高電平；而在 I／ O 操作周期中， M/IO*始終為低電平。 (2)8086 只有實(shí)地址方式，支持單任務(wù)、單用戶系統(tǒng)； 80286 有實(shí)地址方式 (實(shí)方式 ) 和保護(hù)方式 (保護(hù)虛地址方式 )兩種，片內(nèi)集成有存儲(chǔ)管理和保護(hù)機(jī)構(gòu)，支持任務(wù)中的程序 和數(shù)據(jù)的保密，能可靠地支持多用戶和多任務(wù)系統(tǒng)。 12．扼要說(shuō)明 80386 同 80286 的主要區(qū)別。此 外， 80386 還有系統(tǒng)地址寄存器、控制寄存器、測(cè)試寄存器和調(diào)試寄存器： (3)80386 有三種存儲(chǔ)器地址空間 ——邏輯地址、線性地址和物理地址。 解： 80486 同 80386 的主要區(qū)別是： (1)芯片內(nèi)集成有一個(gè)指令和數(shù)據(jù)共用的 8KB 的 4 路組相連的高速緩沖存儲(chǔ)器 (Cache)，由于訪問(wèn)片內(nèi) Cache 的速度遠(yuǎn)高于訪問(wèn)內(nèi)存的速度，從而提高了系統(tǒng)的性能； (2)芯片內(nèi)集成含數(shù)學(xué)協(xié)處理器 (FPU)一性能增強(qiáng)的 80387， FPU 同 CPU 之間， 以及 Cache與 CPU之間采用 64 位數(shù)據(jù)傳輸，大大加快了處理器的運(yùn)行速度； (3)在 x86 系列芯片中首次采用了 RISC 技術(shù)．降低了執(zhí)行每條指令所需的時(shí)鐘數(shù)．可 達(dá)到 條指令 /時(shí)鐘周期； (4)采用一種稱為猝發(fā)式總線的總線技術(shù)，使 CPU 與內(nèi)存在進(jìn)行成組傳送時(shí)實(shí)現(xiàn)高速 數(shù)據(jù)交換 14．扼要說(shuō)明 Pentium 同 Pentium Pro 的主要區(qū)別。具有 3 種超標(biāo)量結(jié)構(gòu)和 14 級(jí)超級(jí)流水線結(jié)構(gòu)，大大提高了處理器的并行處理能力。結(jié)果大于最大值時(shí)當(dāng)作最大值，結(jié)果小于 最小值時(shí)當(dāng)作最小值，無(wú)需進(jìn)行溢出處理； (3)具有積和運(yùn)算能力， MMX 微處理器的 PMADDWD 指令 (緊縮字相乘并加結(jié)果 )即 “積和運(yùn)算 ”，可大大提高向量運(yùn)算和矩陣運(yùn)算的速度，在音頻和視頻圖像的壓縮和解壓縮中經(jīng)常用到 。由兩條總線組成雙重獨(dú)立總線體系結(jié)構(gòu)， 一條是二級(jí) Cache 總 線，另一條是處理器至主存儲(chǔ)器的系統(tǒng)總線，使 Pentium II 處理器的數(shù)據(jù)吞吐能力是單一總 線結(jié)構(gòu)處理器的 2 倍，而且二級(jí)Cache 的運(yùn)行速度也比 Pentium 處理器高 2 倍； (4)采用新的封裝技術(shù) ——SEC，同主板連接采用 Slot1. Pentium III 處理器的基本結(jié)構(gòu)同 Pentium II 處理器，采用 Pentium Pro 的微結(jié)構(gòu)，具有數(shù) 據(jù)Cache與指令 Cache分開(kāi)的 L1 Cache共 32KB，以及 512KB的 L2 Cache，最主要的特點(diǎn)是 增加了 70 條 SSE 指令集 (SSE—Streaming SIMD Extrnsion)，又稱 “MMX2指令集 ”(第 二代多媒體擴(kuò)展指令集 )。 (3)“對(duì)準(zhǔn)好 ”的字 解：在 8086 系統(tǒng)中要訪問(wèn)的 16 值字的低 8 位字節(jié)存放在偶存儲(chǔ)體中，稱為 “對(duì)準(zhǔn)好 ”的字，對(duì)于對(duì)準(zhǔn) 好的字， 8086 CPU只要一個(gè)總線周期就能完成對(duì)該字的訪問(wèn)： (4)奇偶分體 解： 8086 系統(tǒng)中 1M 字節(jié)的存儲(chǔ)器地址空間實(shí)際上分成兩個(gè) 512K字節(jié)的存儲(chǔ)體 —— “偶存儲(chǔ)體 ”和 “奇存儲(chǔ)體 ”，偶存儲(chǔ)體同 8086 的低 8 位數(shù)據(jù)總線 D0～ D7 相連，奇存儲(chǔ)體同 8086的高 8 位數(shù)據(jù)線 D8~D15 相連，地址總線的 A1～ A19 同兩個(gè)存儲(chǔ)體中的地址線 A0～ A18 相連，最低位地址線 A0 和 “總線高允許 ”BHE*用來(lái)分別選擇偶存儲(chǔ)體和奇存儲(chǔ)體。 3．試說(shuō)明 6116 芯片各引腳的功能。例如， CPU的地址線為 20 位，而內(nèi)存芯片的地址線為 11 位，則地址譯碼器的輸入可以是 高 9 位地址線 (A19~A11)；寫(xiě)允許信號(hào) WE*和輸出允許信號(hào) OE*，這兩個(gè)信號(hào)是對(duì)存儲(chǔ)芯片 的寫(xiě)和讀的控制信號(hào)，通常同 CPU的 WR*和RD*引腳相連。用來(lái)鎖定 8 位行地址； CAS*—列地址選通信號(hào)，用 來(lái)鎖定 8 位列地址； WRITE*——讀寫(xiě)控制信號(hào)，用來(lái)控制對(duì) 2164 芯片的讀與寫(xiě)。 2732 有 8 條數(shù)據(jù)線，用于存 儲(chǔ)單元數(shù)據(jù)的讀出與寫(xiě)入 (在編程工作時(shí) )，有兩條控制信號(hào)線：芯片允許線 CE*用來(lái)選擇 該芯片，使其工作，輸出允許線 OE*用來(lái)把輸出數(shù)據(jù)送上數(shù)據(jù)線，只有當(dāng)這兩條控制線同時(shí) 有效時(shí)，才能從輸出端得到讀出的數(shù)據(jù)，此為讀出時(shí)的條件；在編程工作時(shí)，要求 OE*線連 接編程電源 VPP＝ 21V， CE*接一個(gè) 50ms 低電平有效的 TTL 編程脈沖，每加一個(gè)這樣的負(fù) 脈沖，控制向一個(gè)地址寫(xiě)入 —個(gè) 8 位的數(shù)據(jù) 6．用下列芯片構(gòu)成存儲(chǔ)系統(tǒng)，各需要多少個(gè) RAM芯片 ?需要多少位地址作為片外地址譯碼 ?設(shè)系統(tǒng)為 20 位地址線，采用全譯碼方式。 7．圖習(xí) 3—1 為一存儲(chǔ)器同 8086 的連接圖，試計(jì)算該存儲(chǔ)器的地址范圍，并說(shuō)明該電路的特點(diǎn)。 存儲(chǔ)器芯片的片選信號(hào) CS*同 “與門(mén) 3”的輸出端相連。相當(dāng)于 A14 末參加譯碼，因 此存在地址重疊。 (2)由此可得該存儲(chǔ)器的地址范圍為： 68000H~6BFFFH ， 6C000H~6FFFFH 或 E8000H ～ EFFFFH ， EC000H—EFFFFH 是否應(yīng)為 (E8000H~EBFFFH) 8．使用 273 6116 和 74LS138 構(gòu)成一個(gè)存儲(chǔ)容量為 12KB ROM(00000H— 02FFFH)、 8KB RAM(03000H—04FFFH)的存儲(chǔ)系統(tǒng)。采用 74LS138 譯碼，每個(gè)輸出端對(duì)應(yīng) 4KB地址范圍，對(duì) 6116， A11 還需進(jìn)行二次譯碼。因是奇地址字，需兩個(gè)總線周 期才能完成。各種 I／ O卡都是 I/O接口，如 “打印卡 ”、 “顯卡 ”和 “聲 ”等。周期挪用并不減慢 CPU的操作，但可能需要復(fù)雜的時(shí)序電路，而且數(shù)據(jù)傳送過(guò)程是不連續(xù)的和不規(guī)則的。它適用于完全嵌套方式的中斷結(jié)束。持殊 EOI 方 式是采用持殊 EOI 命令在中斷服務(wù)程序結(jié)束前向 8259A發(fā)出結(jié)束命令，用來(lái)清除正在服務(wù) 的中斷服務(wù)寄存器中的相應(yīng)位 (此時(shí)正在服務(wù)的中斷優(yōu)先級(jí)不一定是已置位中的最高位 )、 特殊 EOI 命令中帶有用于指定 ISR 中相應(yīng)位清零的三位編碼信息。 2．請(qǐng)說(shuō)明外設(shè)接口同外設(shè)之間的三種信息 ——數(shù)據(jù)信息、控制信息和狀態(tài)信息的作用 及傳送過(guò)程。 數(shù)據(jù)信息、控制信息和狀態(tài)信息都是由 CPU的數(shù)據(jù)總線來(lái)傳送的。此時(shí)．外設(shè)同時(shí)進(jìn)行數(shù)據(jù)傳送的準(zhǔn)備工作。 (4)能決定傳送的字節(jié)數(shù)，并能判斷 DMA傳送是否結(jié)束 。 7．簡(jiǎn)要說(shuō)明 8086 中斷的特點(diǎn)。 9．簡(jiǎn)要說(shuō)明 8259A 中斷控制器中 IRR、 ISR和 IMR 三個(gè)寄存器的功能。 第 5 章 并行接口 1．解釋題 (1)片選 解：片選信號(hào)以 CE*(或 CE)表示，只有當(dāng)該信號(hào) 有效時(shí)才能使接口芯片進(jìn)入電路工作狀態(tài)，以實(shí)現(xiàn)數(shù)據(jù)的輸入輸出。這一對(duì)保證數(shù)據(jù)同步傳輸?shù)男盘?hào)線稱為 “聯(lián)絡(luò)信號(hào) ”或 “握手信 號(hào) ”。 OBF*＝ “0”(有效電平 )時(shí)，表示 CPU已將數(shù)據(jù)送到 8255A的 PA 口或 PB口，并被鎖存在相應(yīng)端口上。 8255A工作于方式 1 輸入時(shí)， 外設(shè)給 8255A的選通信號(hào)。 ACK*有效時(shí)， 表示外設(shè)已從 8255A的相應(yīng)端口接收到 CPU輸出的數(shù)據(jù)。 3．根據(jù)接口電路的功能，簡(jiǎn)要說(shuō)明 I／ O 接口電路應(yīng)包括哪些電路單元 解：接口電路必須實(shí)現(xiàn)如下功能： (1)實(shí)現(xiàn) CPU與外設(shè)之間的數(shù) 據(jù)傳送 ——數(shù)據(jù)鎖存器和三態(tài)緩沖器組成的數(shù)據(jù)端口； (2)在程序查詢的 I/O 方式中，便于 CPU與接口電路或外設(shè)之間用應(yīng)答方式來(lái)