數(shù)字邏輯期末復(fù)習(xí)題-wenkub
2023-01-29 19:51:39 本頁(yè)面
【正文】 非”運(yùn)算的結(jié)果是邏輯 1 。 A．全部輸入是0 一輸入為0，其他輸入為1 一 輸入為13．CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點(diǎn)是( A )。A. 輸出與以前輸入有關(guān) B. 輸出只由當(dāng)時(shí)輸入決定C. 輸出與原來(lái)輸出有關(guān) 7．若在編碼器中有90個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為( C )位。 11．8 位移位寄存器，串行輸入時(shí)經(jīng)( D )個(gè) 脈沖后，8位數(shù)碼全部移入寄存器中。A. 一位不同 B. 二位不同 C. 高位相同，其他全不同 D. 各位全不同15．函數(shù)F= ![if !vml]![endif]的反函數(shù)是（ A ）。A. 同步D觸發(fā)器 C. 寄存器 D. 計(jì)數(shù)器20．一個(gè)8選1數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有( D )個(gè)。 26．四變量的卡諾圖，每個(gè)小方格最多有（ C ）相鄰小方格。 30．全加器有(B )個(gè)輸出端。( x )2．若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。 （ √ ）6．計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。（ √ ）10．用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（ √ ）14．若兩個(gè)函數(shù)具有相同的真值表，則兩個(gè)邏輯函數(shù)必然相等。 （ √ ）18．異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。 （ √ ）22 一個(gè)真值表可能對(duì)應(yīng)多個(gè)邏輯函數(shù)表達(dá)式 (√)23門電路多余輸入端的處理方法是:與門的多余端上拉到電源或多并接；或門的多余端接地 (√
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1