【正文】
非”運算的結果是邏輯 1 。 A.全部輸入是0 一輸入為0,其他輸入為1 一 輸入為13.CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是( A )。A. 輸出與以前輸入有關 B. 輸出只由當時輸入決定C. 輸出與原來輸出有關 7.若在編碼器中有90個編碼對象,則要求輸出二進制代碼位數(shù)為( C )位。 11.8 位移位寄存器,串行輸入時經( D )個 脈沖后,8位數(shù)碼全部移入寄存器中。A. 一位不同 B. 二位不同 C. 高位相同,其他全不同 D. 各位全不同15.函數(shù)F= ![if !vml]![endif]的反函數(shù)是( A )。A. 同步D觸發(fā)器 C. 寄存器 D. 計數(shù)器20.一個8選1數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有( D )個。 26.四變量的卡諾圖,每個小方格最多有( C )相鄰小方格。 30.全加器有(B )個輸出端。( x )2.若兩個函數(shù)具有不同的真值表,則兩個邏輯函數(shù)必然不相等。 ( √ )6.計數(shù)器的模是指構成計數(shù)器的觸發(fā)器的個數(shù)。( √ )10.用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。( √ )14.若兩個函數(shù)具有相同的真值表,則兩個邏輯函數(shù)必然相等。 ( √ )18.異步時序電路的各級觸發(fā)器類型不同。 ( √ )22 一個真值表可能對應多個邏輯函數(shù)表達式 (√)23門電路多余輸入端的處理方法是:與門的多余端上拉到電源或多并接;或門的多余端接地 (√