【正文】
9 存儲(chǔ)器結(jié)構(gòu) :陣列 陣列結(jié)構(gòu)的存儲(chǔ)器組織 10 存儲(chǔ)器結(jié)構(gòu) :層次化 層次化的存儲(chǔ)結(jié)構(gòu)。 ? NOR技術(shù) Flash Memory具有以下特點(diǎn): – (程序和數(shù)據(jù)可存放在同一芯片上,擁有獨(dú)立的數(shù)據(jù)總線和地址總線,能快速隨機(jī)讀取,允許系統(tǒng)直接從 Flash中讀取代碼執(zhí)行,而無需先將代碼下載至 RAM中再執(zhí)行; – 可以單字節(jié)或單字編程,但不能單字節(jié)擦除,必須以塊為單位或?qū)φ瑘?zhí)行擦除操作,在對(duì)存儲(chǔ)器進(jìn)行重新編程之前需要對(duì)塊或整片進(jìn)行預(yù)編程和擦除操作。 – 數(shù)據(jù)、地址采用同一總線,實(shí)現(xiàn)串行讀取。失效塊不會(huì)影響有效塊的性能,但設(shè)計(jì)者需要將失效塊在地址映射表中屏蔽起來。 用作程序存儲(chǔ)器 Nand器件使用復(fù)雜的 I/O口來串行地存取數(shù)據(jù),各個(gè)產(chǎn)品或廠商的方法可能各不相同。 16MB~512B以上,存儲(chǔ)數(shù)據(jù) 可靠性和耐用性 可擦寫 10萬次 可擦寫 100萬次 存在位反轉(zhuǎn)和壞區(qū)的問題,需要進(jìn)行 EDC/ECC算法校驗(yàn)和壞區(qū)標(biāo)識(shí)管理 易用性 可以非常直接地使用基于 Nor的閃存,像 SRAM存儲(chǔ)器那樣連接,并可以在上面直接運(yùn)行代碼。 18 SRAM和 DRAM 19 6管 SRAM WL BL V DD M 5 M 6 M 4 M 1 M 2 M 3 BL Q Q P485 20 6管 SRAM的版圖 21 6管 SRAM掩膜 22 8x8SRAM陣列 23 3管 DRAM No constraints on device ratios Reads are nondestructive Value stored at node X when writing a “1” = V WWL V Tn WWL BL 1 M 1 X M 3 M 2 C S BL 2 RWL V DD V DD V T ?V V DD V T BL 2 BL 1 X RWL WWL 24 單管 DRAM Write: Cs is charged or discharged by asserting WL and BL. Read: Charge redistribution takes places between bit line and storage capacitance Vol