【正文】 而無需先將代碼下載至 RAM中再執(zhí)行； – 可以單字節(jié)或單字編程，但不能單字節(jié)擦除，必須以塊為單位或?qū)φ瑘?zhí)行擦除操作，在對存儲器進(jìn)行重新編程之前需要對塊或整片進(jìn)行預(yù)編程和擦除操作。它源于傳統(tǒng)的 EPROM器件 ? 在擦除和編程操作較少而直接執(zhí)行代碼的場合，尤其是純代碼存儲的應(yīng)用中廣泛使用，如 PC的 BIOS固件、移動電話、硬盤驅(qū)動器的控制存儲器等。由于生產(chǎn)過程更為簡單， Nand結(jié)構(gòu)可以在給定的尺寸內(nèi)提供更高的容量。 – CLK：時(shí)鐘信號輸入引腳 – CKE： Clock Enable，高電平時(shí)有效。 接口差別 Nor Flash帶有 SRAM接口，有足夠的地址引腳來尋址，可以很容易地存取其內(nèi)容的每一字節(jié)。 ? 存取速度： 存取時(shí)間是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時(shí)間，又稱為讀寫周期。 – 數(shù)據(jù)、地址采用同一總線，實(shí)現(xiàn)串行讀取。 18 SRAM和 DRAM 19 6管 SRAM WL BL V DD M 5 M 6 M 4 M 1 M 2 M 3 BL Q Q P485 20 6管 SRAM的版圖 21 6管 SRAM掩膜 22 8x8SRAM陣列 23 3管 DRAM No constraints on device ratios Reads are nondestructive Value stored at node X when writing a “1” = V WWL V Tn WWL BL 1 M 1 X M 3 M 2 C S BL 2 RWL V DD V DD V T ?V V DD V T BL 2 BL 1 X RWL WWL 24 單管 DRAM Write: Cs is charged or discharged by asserting WL and BL. Read: Charge redistribution takes places between bit line and storage capacitance Voltage swing is small。 寫入時(shí)間：從提出寫請求到最終把輸入數(shù)據(jù)寫入存儲器之間所經(jīng)過的時(shí)間。 – 芯片尺寸小，引腳少，是位成本 (bit cost)最低的固態(tài)存儲器，將很快突破每兆字節(jié) 1美元的價(jià)格限制。