存儲(chǔ)單元學(xué)時(shí)ppt課件-資料下載頁(yè)
2025-01-14 14:33本頁(yè)面
【正文】 and storage capacitance Voltage swing is small。 typically around 250 mV. 25 ROM WL BL WL BL 1 WL BL WL BL WL BL 0 VDD WL BL GND 二極管 ROM MOS ROM 1 MOS ROM 2 26 讀寫時(shí)序 讀出時(shí)間：從存儲(chǔ)器中讀出數(shù)據(jù)所需要的時(shí)間，等于從提出讀請(qǐng)求到數(shù)據(jù)在輸出端上有效之間的延時(shí)。 寫入時(shí)間：從提出寫請(qǐng)求到最終把輸入數(shù)據(jù)寫入存儲(chǔ)器之間所經(jīng)過(guò)的時(shí)間。 讀 /寫周期時(shí)間：在前后兩次讀或?qū)懖僮髦g所要求的最小時(shí)間間隔。這一時(shí)間通常大于存取時(shí)間。 27 時(shí)序控制 DRAM Timing SRAM Timing 地址變化啟動(dòng)存儲(chǔ)器操作 28 SRAM接口時(shí)序（ SRAM， FLASH) 29 SDRAM 存儲(chǔ)器接口 ? SDRAM是隨機(jī)存儲(chǔ)器中價(jià)格最低的一種，在大多數(shù)計(jì)算機(jī)系統(tǒng)中用做主存儲(chǔ)器； ? 數(shù)據(jù)以電荷形式儲(chǔ)存在電容上，并會(huì)在幾 ms內(nèi)泄漏掉。為了長(zhǎng)期保存， SDRAM必須定期刷新； ? 但動(dòng)態(tài) RAM比靜態(tài) RAM集成度高、功耗低，從而成本也低，適于作大容量存儲(chǔ)器； ? 工作時(shí)序比較復(fù)雜 – A0－ A10：地址輸入引腳，當(dāng) ACTIVE命令和READ/WRITE命令時(shí)，來(lái)決定使用某個(gè) bank內(nèi)的某個(gè)基本存儲(chǔ)單元。 – CLK：時(shí)鐘信號(hào)輸入引腳 – CKE： Clock Enable，高電平時(shí)有效。當(dāng)這個(gè)引腳處于低電平期間，提供給所有 bank預(yù)充電和刷新的操作 – /CS：芯片選擇（ Chip Select，這個(gè)引腳就是用于選擇進(jìn)行存取操作的芯片 – /RAS:行地址選擇 (Row Address Select) – /CAS:列地址選擇 (Column Address Select) – /WE:寫入信號(hào) (Write Enable) – DQ0－ DQ15:數(shù)據(jù)輸入輸出接口 – BA： Bank地址輸入信號(hào)引腳， BA信號(hào)決定了由激活哪一個(gè) bank、進(jìn)行讀寫或者預(yù)充電操作； BA也用于定義Mode寄存器中的相關(guān)數(shù)據(jù)。 30 基于 SEP3203的 存儲(chǔ)系統(tǒng)設(shè)計(jì) 31 Flash存儲(chǔ)器接口設(shè)計(jì) ? Flash設(shè)計(jì)實(shí)例 – Nor Flash Nand Flas
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1