電子設(shè)計(jì)自動(dòng)化實(shí)驗(yàn)報(bào)告-wenkub
2023-01-28 09:13:11 本頁(yè)面
【正文】 件編譯和波形仿真 (3) 工作模式控制表： M1 M0 模式 0 0 保持 0 1 右移 1 0 左移 1 1 預(yù)加載 三、實(shí)驗(yàn)電路或者實(shí)驗(yàn)源程序 源程序： 8 四、 實(shí)驗(yàn)結(jié)果 前半段 后半段 9 實(shí)驗(yàn)名稱 電子鐘的 VHDL 程序設(shè)計(jì) 實(shí)驗(yàn)地點(diǎn) 理學(xué)樓 210 實(shí)驗(yàn)時(shí)間 實(shí)驗(yàn)成績(jī) 一、實(shí)驗(yàn)?zāi)康募叭蝿?wù) 掌握 QuartusII 的 VHDL 語(yǔ)言描述輸入法 （ 1） 掌握 VHDL 語(yǔ)言描述輸入法 （ 2） 掌握 VHDL 語(yǔ)言 （ 3） 掌握 VHDL 語(yǔ)言描述和圖形設(shè)計(jì)的結(jié)合 （ 4） 設(shè)計(jì)一個(gè)含時(shí)、分、秒的時(shí)鐘 （ 5） 用 QuartusII 軟件編譯和波形仿真 二、實(shí)驗(yàn)內(nèi)容與步驟 （ 1）設(shè)計(jì)電子鐘的 VHDL 程序 （ 2）根據(jù) VHDL 語(yǔ)言描述輸入法編譯和波形仿真。 事實(shí)證明，我的想法是對(duì)的。 21 。但是在做實(shí)驗(yàn)之前，我只能像背課文一樣，把每個(gè)知識(shí)點(diǎn)牢記于心，這樣的效率和效果是極其低的。在第五章開(kāi)始學(xué)習(xí) VHDL 編程語(yǔ)法的時(shí)候，雖然聽(tīng)得是很仔細(xì)，卻總是感覺(jué)并沒(méi)有真正了解。 輸入 輸出 prn clr clk J K Q Qb 0 1 x x x 1 0 1 0 x x x 0 1 0 0 x x x x x 1 1 上升沿 0 0 不變 不變 1 1 上升沿 0 1 0 1 1 1 上升沿 1 0 1 0 1 1 上升沿 1 1 翻轉(zhuǎn) 翻轉(zhuǎn) 其中 預(yù)置端 prn 復(fù)位端 clr 時(shí)鐘端 clk 三、實(shí)驗(yàn)電路或者實(shí)驗(yàn)源程序 源程序： 四、實(shí)驗(yàn)結(jié)果 6 7 實(shí)驗(yàn)名稱 6 位雙向移位寄存器的設(shè)計(jì) 實(shí)驗(yàn)地點(diǎn) 理學(xué)樓 210 實(shí)驗(yàn)時(shí)間 實(shí)驗(yàn)成績(jī) 一、實(shí)驗(yàn)?zāi)康募叭蝿?wù) 掌握 QuartusII 的 VHDL 語(yǔ)言描述輸入法 （ 1） 掌握
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1