【正文】 if(data_input == 13) //回車 13 begin dis_x=0。表 表 3 列出常用分辨率及時間參數(shù) 第 8 頁 共 21 頁 VGA 驅(qū)動 電路 設(shè)計 ： 根據(jù) VGA的接口將 VGA驅(qū)動模塊化。第二：產(chǎn)生顯示的數(shù)據(jù)（ DATA）信號， 此信號為模擬信號，當在顯示有效數(shù)據(jù)（ Active video）內(nèi)， DATA 信號為0~ 的模擬電壓（ R、 G、 B），根據(jù)分辨率的不同， DATA 的采樣率、點數(shù)也皆不相同。從圖 21 可以看出，顯示一行數(shù)據(jù)需要處理兩件事情。在五個信號時序驅(qū)動時， VGA 顯示器要嚴格遵循“ VGA 工業(yè)標準”，即 640 48025MHz 模式或 800 600 40MHz 模式，本次字符顯示試驗采用 800 600 40MHz 模式。 end process。 else flag=39。 接收到斷碼的“ F0” ,則表示有鍵彈起， 否則表示有按鍵按下 else flag=39。event and clk=39。時序如下圖所示： 數(shù)據(jù)格式 ： 從鍵盤 /鼠標發(fā)送到主機的數(shù)據(jù)是在時鐘的下降沿時被讀取，而從主機發(fā)送到鍵盤/鼠標是在時鐘的上升沿時被讀取。 （ 2） 檢測數(shù)據(jù)線在時鐘線的下降沿時是否為低，如果是則表示 PS/2 鍵盤有數(shù)據(jù)發(fā)送。雙向式指既可以發(fā)送數(shù)據(jù)到主機，主機也可以發(fā)送數(shù)據(jù)到設(shè)備。 總 BDF 圖 三、 各功能模塊設(shè)計和仿真 分頻模塊 PS2 鍵盤輸入 VGA 驅(qū)動 字符碼轉(zhuǎn)換 VGA 顯示 50MHz 時鐘 第 4 頁 共 21 頁 分頻電路 ： PLL 分頻輸出只需要兩個時鐘頻率，本設(shè)計 電路需要 25Mhz、 65Mhz兩個時鐘信號。VGA（視頻圖形陣列）作為一種標準的顯示接口得到廣泛的應(yīng)用。 關(guān)鍵詞： PS/2 鍵盤接口 VGA FPGA 硬件描述語言 一、 引言 隨著計算機工業(yè)的發(fā)展，作為計算機最常用輸入設(shè)備的鍵盤也不斷發(fā)展，由最早的 IBMPC/XT 鍵盤及其接口標準，發(fā)展為市面上的 PS/2 鍵盤。 VGA（ Video Graphics Array）即視頻圖形陣列，具有 分辨率 高、顯示速率快、顏色豐富等優(yōu)點， 通過 VGA 與顯示器進行通信。第 1 頁 共 21 頁 電子信息工程專業(yè)綜合設(shè)計 （ 報告 ） （課 程 設(shè) 計） 題目 PS/2鍵盤接口設(shè)計與 VGA顯示控制 二級學(xué)院 電子信息及自動化學(xué)院 專 業(yè) 電子信息工程 班 級 110070201 學(xué)生姓名 唐建華 學(xué)號 11007990224 指導(dǎo)教師 包明、黃麗雯 時 間 第 2 頁 共 21 頁 題目： PS/2 鍵盤接口設(shè)計與 VGA 顯示控制 摘要： 鍵盤是嵌入式系統(tǒng)的最重要的輸入設(shè)備之一，是實現(xiàn)人機交互的重要途徑 。本設(shè)計通過 FPGA 對RGB 信號、行信號、場信號的控制，參照相關(guān)標準，實現(xiàn)對 VGA 的控制。 PS/2 通信協(xié)議是一種雙向同步通信協(xié)議。利用 FPGA 產(chǎn)生的同步脈沖信號、列同步脈沖信號與 RGB 三色信號驅(qū)動 VGA 顯示器，將 PS/2 鍵盤輸入的字符顯示在 VGA 顯示器上面。所以采用創(chuàng)建新模塊 PLL 將 50Mhz 的總時鐘分為 25Mhz 和 65Mhz 的時鐘信號為鍵盤、 VGA 提供時鐘信號。串行指的是每次數(shù)據(jù)線上發(fā)送一 位數(shù)據(jù)也要在時鐘線上發(fā)一個脈沖數(shù)據(jù)才能被讀入，在整個時鐘脈沖作用下同步地收發(fā)數(shù)據(jù)。 （ 3） 在下 8 個時鐘線下降沿按從低位到高位接收數(shù)據(jù)。主機要傳送的數(shù)據(jù)包含了 11~12 位，組成一幀數(shù)據(jù)，格式如下： 1個起始位 總是邏輯 0 8個數(shù)據(jù)位 （ LSB）低位在前 1 個校奇偶驗位 奇校驗 1個停止位 總是邏輯 1 1個應(yīng)答位 僅用在主機對設(shè)備的通訊中 表 1 鍵盤收發(fā)數(shù)據(jù)格式 PS/2 鍵盤設(shè)計電路 PS/2 鍵盤輸入電路，是用 25Mhz 的系統(tǒng)時鐘對鍵盤按鍵進行掃描，讀取某一個鍵其斷碼值。139。039。039。 end behave。 時序介紹 VGA的時序如圖 2圖 22 所示。第一：產(chǎn)生行同步 HSYNC。 幀數(shù)據(jù)時序與行時序類似，也就是顯示一屏數(shù)據(jù)的時序。設(shè)計有 red[2..0]， green[2..0],blue[2..0],和行掃描，場掃描信號輸出端口。 if(dis_y == 48) begin dis_y=0。 end else begin dis_x=dis_x1。event and isfo=39。 end if。最后觀察操作結(jié)果，反復(fù)調(diào)試直到達到設(shè)計要求。 五、 體會 通過本次課程設(shè)計，讓我對 FPGA 有了進一步的了解，雖然我們只做了一些最底層、最基本的設(shè)計，也只接觸了那么一些小小的內(nèi)容，但通過整個設(shè)計過程使我深深地了解了 FPGA 的強大功能 ,認識了一些單元的工作原理。通過此信號的變化來控制 VGA 中 RAM 的讀寫，實現(xiàn)挨個字符的顯示，通過此信號的變化也可以來設(shè)置英文字符大小寫切換。本次課程設(shè)計也讓認識到只有真正的理解一個東西的工作原理過后，才知道如何下手去解決問題，盲目地摘抄別人的東西 而沒有深究起原理 最終還是一無所獲。 use 。 系統(tǒng)時 鐘輸入 kb_clk: in std_logic。 end keyboard。 signal dataing :std_logic。 signal parity :std_logic。139。 end process。) then if (kbclkfall =39。and kb_data=39。 t=0000。139。139。039。 t=t+1。139。 shiftdata(7 downto 1)。 end if。event and clk=39。 keycode(7 downto 0)=shiftdata(7 downto 0)。 end if。 end if。 use 。 clk40MHZ : in std_logic。 定義大小寫切換標志，以 led 燈亮、滅來指示 end transform。event and isfo=39。 end if。event and clk40MHZ=39。 datain is when x045 = NUM = 00110000。3 51 when x025 = NUM = 00110100。7 55 when x03E = NUM = 00111000。= 61 when x04E = NUM = 01011111。\ 92 when x04C = NUM = 00111011。 27 when x041 = NUM = 00101100?？崭? 32 when x05A = NUM = 00001101。b 98 when x021 = NUM = 01100011。f 102 when x034 = NUM = 01100111。j 106 when x042 = NUM = 01101011。n 110 when x044 = NUM = 01101111。r 114 when x01B = NUM = 01110011。v 118 when x01D = NUM = 01110111。z 122 左邊是鍵盤通碼，右邊是 ASCII 碼 when x116 = NUM=x21 。$ when x12e = NUM=x25 。 when x13e = NUM=x2a 。 when x149 = NUM=x3e 。 when x154 = NUM=x7b 。_ when x155 = NUM=x2b 。Space when x166 = NUM=x08 。C 67 when x123 = NUM = 01000100。G 71 when x133 = NUM = 01001000。K 75 when x14B = NUM = 01001100。O 79 when x14D = NUM = 01010000。S 83 when x12C = NUM = 第 17 頁 共 21 頁 01010100。W 87 when x122 = NUM = 01011000?？崭? end case。 end behave。 input [7:0] data_input。 output [2:0] blue。 reg [2:0] green。 reg hsync_en。 wire data_v