【正文】 維圖形編輯與分析工具完成，比較有代表性的是 ACCEL公司的 Tango布線軟件和用于電路模擬的 SPICE軟件。 它主要經(jīng)歷了計算機輔助設計 (Computer Aided Design， CAD)、計算機輔助工程設計 (Computer Aided Engineering Design， CAED)和電子設計自動化 (Electronic System 第 1 章 EDA 概 述 ? 3 ? Design Automation， EDA)三個階段。 EDA 技術的發(fā)展歷程和未來展望 伴隨著計算機、集成電路以及電子系統(tǒng)設計的發(fā)展， EDA技術已經(jīng)成為現(xiàn)代電子設計的核心。 ● 實驗開發(fā)系統(tǒng)。 ● 硬件描述語言 (VHDL 或者 Verilog)。 ● 用軟件的方式設計硬件； ● 用軟件方式設計的系統(tǒng)到硬件系統(tǒng)的轉換是由相關軟件自動完成的； ● 在設計過程中可以用軟件進行各種仿真驗證； ● 現(xiàn)代 EDA工具具有高層綜合和優(yōu)化功能，能夠在系統(tǒng)級進行綜合、優(yōu)化和仿真，從而縮短設計周期，提高工作效率； ● 系統(tǒng)可以現(xiàn)場編程，在線升級； ● 整個系統(tǒng)易集成、體積小、功耗低且可靠性高； ● 帶有嵌入 IP 核的 ASIC設計，提供軟硬件協(xié)同設計； ● 提供開放和標準化的操作環(huán)境，容易實現(xiàn)資源共享和設計移植； ● 支持并行設計，適合團隊協(xié)作、分工設 計。它是以計算機為工作平臺，以 EDA 軟件工具為開發(fā)環(huán)境，以硬件描述語言為主要表達方式，以大規(guī)模可編程器件為設計載體，以 ASIC、 SOC、 FPGA芯片 為目標器件，以電子系統(tǒng)設計為應用方向的電子產(chǎn)品自動化設計過程。通過介紹 EDA工具的發(fā)展歷程，向讀者闡述現(xiàn)代數(shù)字系統(tǒng)的發(fā)展方向和 設計理念。 第 1章 EDA 概 述 集成電路技術和計算機技術的發(fā)展使得數(shù)字系統(tǒng)的設計理論、設計方法和設計手段發(fā)生了很大的變化。通過描述 EDA工具的設計流程，使讀者可以了解利用 EDA 工具進行設計輸入、綜合優(yōu)化、布局布線和下載仿真等操作的概念和方法。作者認為 EDA的定義有廣義和狹義之分，廣義定義 EDA包括半導體工藝設計自動化、可編程器件設計自動化、電子系統(tǒng)設計自動化、印制電路板設計自動化、仿真與測試故障診斷自動化等。 本書主要講解 VHDL 在 FPGA 中的使用原則和設計方法。它用來描述系統(tǒng)的結構和功能，是 EDA 的主要表達手段。在整個 EDA設計電子系統(tǒng)的過程中，實驗開發(fā)系統(tǒng)是實現(xiàn)可編程器件下載和驗證的工具，因而尤為重要。它的發(fā)展融合了應用電子技術、智能技術、計算機圖形學、拓撲學以及計算機數(shù)學等多學科最新的成果，是現(xiàn)代電子設計的主要技術手段。 計算機輔助設計階段 早期的電子系統(tǒng)設計是采用分立元件，隨著 MOS 晶體管技術的發(fā)展，集成電路的應用越來越廣泛，硬件系統(tǒng)設計進入了初級階段。由于 20世紀 70 年代計算機性能的限制， EDA技術所能完成的設計工作非常有限且性能較差。這些進步促進了 CAD 工具的逐步完善和發(fā)展，尤其是在設計方法學、設計工具集成化方面取得了質(zhì)的飛躍，使得 EDA技術進入了計算機輔助工程設計，即 CAE 階段。 現(xiàn)代電子系統(tǒng)設計自動化階段 雖然 CAE較 CAD有了長足的進步，但它還不足以適應復雜電子系統(tǒng)的設計要求，其中一個主要原因就是具體化的元件圖形嚴重制約著電路的優(yōu)化。借助這時的 EDA，設計人員可以在不熟悉各種器件廠商和工藝的情況下，完成電子系統(tǒng)的EDA 技術與 VHDL 程序開發(fā)基礎教程 ? 4 ? 設 計。 從綜合應用 EDA技術所能構成的硬件系統(tǒng)來看，有些專業(yè)人士認為 EDA的未來發(fā)展將會表現(xiàn)為以下幾種形式。當 EDA技術和專用 DSP 處理器綜合使用時，這種系統(tǒng)對數(shù)字信號的處理能力將會大大加強，從而適應語音、圖像等多媒體應用的需求。借助超大規(guī)模的 FPGA， EDA可以完成更復雜功能的系統(tǒng)設計，甚至包含一個或者多個嵌入式 CPU或 DSP 系統(tǒng)。 EDA技術的應用也將向廣度和深度兩個方向繼續(xù)發(fā)展，今后還會超越電子設計的范疇，從而進入其他領域。在高度發(fā)達和信息化的今天，社會的發(fā)展已經(jīng)離不開電子產(chǎn)品的進步。反過來，生產(chǎn)制造技術的不斷進步又必將對 EDA 技術提出新的要求，如器件模型的建立，大規(guī)模電路布局布線算法的優(yōu)化，超深亞微米工藝下電路功耗的分析以及安全性的保證等。 用戶功能定義 () 波形輸入 (Wave) HDL 文本輸入 (Text) 電路圖輸入 (Graph) EDA 技術與 VHDL 程序開發(fā)基礎教程 ? 6 ? 圖 12 LED 點陣系統(tǒng)的原理圖 圖 13 LED 點陣系統(tǒng)的版圖 ASIC設計 ASIC(Application Specific Intergrated Circuits，專用集成電路 )是 EDA技術應用在電子系統(tǒng)設計的高端產(chǎn)物。高水平的工程師可以讓全定制的芯片達到最好的性能和最低的功耗。這種設計的特點是由生產(chǎn)廠家提供給工程師標準單元庫，其中包括各種門電路、觸發(fā)器、 RAM，甚至較復雜功能的模塊，用戶可以靈活地將它們組合起來實現(xiàn)自己所需要的功能。 圖 14 描述了 ASIC 設計 的基本工作流程和設計過程中所使用的軟件工具，需要注意的是，使用不同標準單元庫所設計出來的系統(tǒng)，性能會有較大的不同，因此設計者需要認真考慮選用何種庫。 隨著工藝的進步和特征尺寸的縮小，可編程器件的時鐘延時已經(jīng)小至 1ns甚至 ps 量級，加上結合并行工作的方式， CPLD/FPGA 在超高速應用領域和實時監(jiān)控方面有著非常廣闊的前景。 R o u t e )綜 合（ S y n t h e s i s )下 載 驗 證（ D o w n l o a d amp。而對于設計工程師而言，系統(tǒng)建模中的器件模型由生產(chǎn)廠商給出，工程師只需要完成系統(tǒng)設計、邏輯綜合、布局布線、仿真驗證和下載測試幾個步驟。 由上可知，對于目標器件為 FPGA/CPLD 的 EDA 工程設計，其設計流程也應該有相似的步驟。圖 14 給出了具體的 EDA 設計流程，接下來將以VHDL 為例按步驟詳細介紹各個過程。但是，當目標系統(tǒng)變得很大時，這種設計方法會使設計圖變得密密麻麻，走線也非常繁雜，反而降低了易讀性，很難搞清電路的實際功能，從而導致EDA 技術與 VHDL 程序開發(fā)基礎教程 ? 10 ? 相應設計移植、入檔和交流都很困難，不利于團隊合作。 R o u t e )適 配 的 自 動 優(yōu) 化（ O p t i m i z a t i o n )門 級 仿 真 器 功 能 仿 真（ P o s t S i m u l a t i o n )硬 件 測 試（ H a r d w a r e T e s t )編 程 下 載（ P r o g r a m amp。因為一旦選定了要使用的 EDA設計軟件，其基本的編譯綜合和優(yōu)化算法也就固定了。 值得注意的是， VHDL語言相對于 Verilog而言更偏向于高層系統(tǒng)，即 VHDL仿真器往往面向高層次的系統(tǒng)仿真，可以不針對任何硬件系統(tǒng)對 VHDL描述的系統(tǒng)進行可行性的評估第 1 章 EDA 概 述 ? 11 ? 測試。 布局布線和適配 邏輯綜合所得的網(wǎng)表必須通過適配器對 某一具體的目標器件進行邏輯映射才能轉換成實際的電路。這里適配的目標器件必須是屬于綜合器指定的目標器件系列，否則將無法成功下載。因為此時的仿真是根據(jù) VHDL源程序的語義進行的，與具體電路沒有關系，屬于高層仿真，所以可以加入適用于仿真控制的語句以及相關的