數(shù)字邏輯實(shí)驗(yàn)報(bào)告-wenkub
2023-03-03 08:48:58 本頁面
【正文】 ? BABA ??? 2） 實(shí)驗(yàn)涉及門電路的引腳圖如圖 所示 電子科技大學(xué)計(jì)算機(jī)學(xué)院實(shí)驗(yàn)中心 圖 3) 組合 邏輯電路的分析 思路 ： 4) 組合 邏輯 電路 設(shè)計(jì)思路： 如 果掌握了以上兩種分析方法后， 再 對 我們的 需求 進(jìn)行 分析 ，即可對一般電路進(jìn)行分析、設(shè)計(jì) ， 從而可以 正確 的使用被 分析 的電路一級設(shè)計(jì)出 能 滿足邏輯功能 和 技術(shù)指標(biāo)要求的電路了 ！ 寫函數(shù) 關(guān)系式 對 函數(shù)式進(jìn)行 化簡 或 變換 ； 根據(jù) 最簡式列真值表 判斷 邏輯功能 根據(jù) 給定 事件 的因果關(guān)系列出真值表 由 真值表 寫 函數(shù)式 對 函數(shù)式進(jìn)行化簡或變換 畫出 邏輯圖，并測試邏輯功能 5) 全加器 /全減器 相對半加器 /半減器 而言 ， 考慮了進(jìn)位 /借位 的情況，因此，輸入端 分別 有三個(gè)， An（ 被加數(shù) /被減數(shù) ） ， Bn（ 加數(shù) /減數(shù) ） 和 Cn1（低一位 的進(jìn)位 /借位 ） 。 全減器 真值表見表 所示 : 三、 實(shí)驗(yàn)器材 1) 數(shù)字邏輯實(shí)驗(yàn)箱 2) 雙蹤示波器 3) 集成電路： 7400、 740 743 7486 四、 實(shí)驗(yàn)步驟 1) 在實(shí)驗(yàn)箱上插入相應(yīng)的門電路，并把輸入端接實(shí)驗(yàn)箱的邏輯開關(guān)，輸出端接發(fā)光二極管，接 好電源正負(fù)極，即可進(jìn)行邏輯特性驗(yàn)證實(shí)驗(yàn)。 五、 實(shí)驗(yàn)記錄 實(shí)驗(yàn)（ 1） 第一題 ： 1. 步驟：接好電路，接通電源，進(jìn)行邏輯特性驗(yàn)證實(shí)驗(yàn) 1)7400 引腳的接法： 1 接 k11， L1 2 接 k10， L2 ， 3 接 L3 真值表 ： 7400 電路圖 經(jīng)過測試，得出結(jié)論： 7400 為與非門， 7432 為或門， 7486 為異或門 ， 7404 為六非門 。 amp。 amp。 ： 電子科技大學(xué)計(jì)算機(jī)學(xué)院實(shí)驗(yàn)中心 ： X Ai Bi Ci1 Si Ci 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 1 1 1 0 1 0 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 1 0 0 0 1 1 1 1 1 1 ： 六、 總結(jié)分析 1. 本次實(shí)驗(yàn)通過驗(yàn)證部分已學(xué)邏輯電路學(xué)習(xí)了解了基本 74 系列 TTL 門的各引腳功能，熟悉了邏輯門的 用法。 6. 掌握各種門電路的邏輯符號 感悟 ：每個(gè)用到的集成門電路都要接電源和接地，不然后產(chǎn)生意想不到的效果。 3) 學(xué)習(xí)全加器或全減器的設(shè)計(jì)方法； 三、 實(shí)驗(yàn)內(nèi)容 1) 用 7486 和 7400 搭出全加器或全減器電路，畫出其電路圖，并按照其真值表輸入不同的邏輯電平信號，觀察輸出結(jié)果和進(jìn)位 /借位電平，記錄下來。 4) 用 7400、 740 7432實(shí)現(xiàn)上題的多數(shù)表決器。全加器真值表及輸出邏輯表達(dá)式參見教材 P52。記錄下比較結(jié)果。其中， A~D 為數(shù)據(jù)輸入端， Y 為輸出端， S S0 稱為地址輸入端。 7）判決電路真 值表 真值表如右表 所示，根據(jù)真值表得到邏輯關(guān)系式如下： 74153 的輸出邏輯表達(dá)式如下： 令 P1=S1， P2=S0，將以上兩個(gè)等式進(jìn)行比對，可以得到： A=0 B=C=P3 D=1 根據(jù)上述分析即可畫出 3 人 判決電路的邏輯組合電路。 Y與 P1 P2 P3的函數(shù)表達(dá)式，將 表達(dá)式改為只使用或、非、與或三種邏輯運(yùn)算關(guān)系的形式，根據(jù)邏輯關(guān)系選擇邏輯門鏈接電路，驗(yàn)證電路。 2）掌握集成二進(jìn)制同步計(jì)數(shù)器 74161 的邏輯功能。用 74161 的時(shí)候要明確用何種清零方法。 三、 實(shí)驗(yàn)內(nèi)容 用 74161搭建一個(gè) 60 進(jìn)制計(jì)數(shù)器電路，并將結(jié)果輸出到 7 段數(shù)碼管顯示出來，畫出其設(shè)計(jì)邏輯圖，并驗(yàn)證它的運(yùn)算。（見教材 P140） 2） 74161 性能特點(diǎn) ? 可以直接清零（不需 CP 脈沖配合），又稱強(qiáng)迫置零 ? 數(shù)據(jù)可以并行預(yù)置，但需 CP 上升沿配合 ? 可進(jìn)行二進(jìn)制同步計(jì)數(shù) ? 具有進(jìn)位輸出信號，可以串接計(jì)數(shù)使用 ? 內(nèi)部采用 JK 觸發(fā)器單元計(jì)數(shù) ? 當(dāng)進(jìn)位輸出 Q3Q2Q1Q0=1111 時(shí)，產(chǎn)生進(jìn)位輸出， CO=1，當(dāng)下一個(gè) CP 上升沿到來之時(shí)，內(nèi)部 4 個(gè)觸發(fā)器均翻轉(zhuǎn)為 0，計(jì)數(shù)器重新開始計(jì)數(shù)。 ? 工作計(jì)數(shù)脈沖可以采用同步脈沖的形式，即個(gè)位計(jì)數(shù)器和十位計(jì)數(shù)器可以采用相同的脈沖信號源。 3) 接入時(shí)鐘脈沖驗(yàn)證電路。 電
高考資料相關(guān)推薦
鄂ICP備17016276號-1