數(shù)字電路課程設(shè)計-wenkub
2023-03-03 08:48:56 本頁面
【正文】 CARRY_OUT1=39。 CARRY_OUT1=39。) THEN IF(COUNTER5) THEN IF(COUNT=9) THEN COUNT=0000。 COUNTER=0000。 SIGNAL CARRY_OUT2:STD_LOGIC。分進位信號 END SECOND。 USE 。 各模塊程序設(shè)計 : 1. 秒計數(shù)模塊 VHDL() 秒計數(shù)模塊中是以 60 進制進行循環(huán)的，故需要的秒數(shù)據(jù)輸出應(yīng)該是 7 位的，但是為了方便隨后的調(diào)整時間模塊設(shè)計，秒輸出數(shù)據(jù)用 8 位二進制表示，其中低四位用于秒的低位，而高四位作為秒的高位。 另外在該模塊下的程序由于考慮到系統(tǒng)功能中調(diào)整時鐘和分鐘的要求，故要在秒計數(shù)模塊中另外加入復位信號（ reset）以及分鐘設(shè)置信號 (setmin)。 ENTITY SECOND IS PORT(RESET,CLK,SETMIN:IN STD_LOGIC。 ARCHITECTURE ART OF SECOND IS SIGNAL COUNT:STD_LOGIC_VECTOR(3 DOWNTO 0)。 BEGIN P1:PROCESS(RESET,CLK) BEGIN IF (RESET=39。 ELSIF(CLK39。 COUNTER=COUNTER+1。039。139。 END IF。 DAOUT(7 DOWNTO 4)=COUNTER。 仿真結(jié)果： 2. 分計數(shù)模塊 VHDL（ ） 分計數(shù)同秒計數(shù)基本相同，由于均是 60 進制的計數(shù)器，故思路完全一致。 ENTITY MINUTE IS PORT(CLK,EN,SETHOUR:IN STD_LOGIC。 ARCHITECTURE ART OF MINUTE IS SIGNAL CC:STD_LOGIC。139。 CNT1:=CNT1+1。039。139。 END IF。 END PROCESS。 LIBRARY IEEE。 DAOUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。EVENT AND CLK=39。 THEN if CNT1=0010 THEN if CNT0=0011 THEN CNT1:=0000。 ELSE IF CNT0=1001 THEN CNT1:=CNT1+1。 END IF。CNT0。 USE 。 SECOND:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 SEL:OUT STD_LOGIC_VECTOR(2 DOWNTO 0))。039。139。 END IF。 WHEN 010=DAOUT=MINUTE(3 DOWNTO 0)。 WHEN OTHERS=DAOUT=0000。 END ART。 程序如下： LIBRARY IEEE。 SECOND,MINUTE:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 ARCHITECTURE ART OF ALERT IS SIGNAL Q500,QLK:STD_LOGIC。 S1=SECOND(7 DOWNTO 4)。139。 WHEN0100=LAMP=000001000。 WHEN1000=LAMP=010000000。 IF(S0=0001 OR S0=0011 OR S0=0101 OR S0=0111) THEN Q500=39。 END IF。 IF(M1=0101 AND M0=1001 AND S1=0101 AND S0=1001) THEN QLK=39。 END IF。 END PROCESS。 USE 。 A,B,C:OUT STD_LOGIC。 SIGNAL OUT_7:STD_LOGIC_VECTOR(6 DOWNTO 0)。 A=DATAIN_3(0)。 D1=OUT_7(1)。
研究報告相關(guān)推薦
鄂ICP備17016276號-1