【正文】 基于單片機控制的多功能計時器系統(tǒng)的設(shè)計與實現(xiàn) 1 第一章 系統(tǒng)的總體設(shè)計 1 . 1 功能要求 本系統(tǒng)要求能 能完成電子時鐘顯示，調(diào)整，節(jié)能運行，電子秒表記數(shù)等多種功能，由按鍵電路或遙控電路完成功能的設(shè)置， 秒表／時鐘計時器要求用六位 LED 數(shù)碼管顯示時、分、秒，以 24h（小時）計時方式。使用按鍵開關(guān) 或遙控開關(guān) 可實現(xiàn)時分調(diào)整、秒表／時鐘功能轉(zhuǎn)換、省電 (關(guān)閉顯示 )等功能。 1 . 2 方案論證 為了實現(xiàn) LED 顯示器的數(shù)字顯示，可以采用靜態(tài)顯示法和動態(tài)顯示法。由于靜態(tài)顯示法需要數(shù)據(jù)鎖存器等硬件，接口復(fù)雜一些。考慮時鐘顯示只有六位，且系統(tǒng)沒有其它復(fù)雜的處理任務(wù)，所以決定采用動態(tài)掃 描法實現(xiàn) LED 的顯示。單片機采用易購的 AT89C51系列，這 樣單 片機可 具有足 夠的 空余硬 件資源 實現(xiàn) 其它的 擴充功能，如考慮到要使用電池供電的話，則可采用 LV 系列單片機。硬件系統(tǒng)的總體構(gòu)成框架如圖 1 所示。 圖 1 單片機控制的多功能計時器系統(tǒng)的設(shè)計總體框圖 1 . 3 系統(tǒng)總 體 設(shè)計 本單片機控制的多功能計時器系統(tǒng) ，采用單片機作為控制核心，具有控制靈活，簡單可靠，造價便宜等諸多優(yōu)點。單片機雖然是一個五臟俱全的計算機，但由于本身無開發(fā)能力，必須借肋開發(fā)工具來開發(fā)應(yīng)用軟件以及對硬件系統(tǒng)進 行診斷。因此，我們要研制一個較完整的單片機產(chǎn)品時，必須完成以下幾步工作： 硬件電路設(shè)計、組裝、調(diào)試 應(yīng)用軟件的編制、調(diào)試 應(yīng)用軟件的鏈接調(diào)試、固化、脫機運行（即脫離開發(fā)裝置）。 本單片機控制系統(tǒng)的開發(fā)過程包括總體設(shè)計、硬件設(shè)計、軟件設(shè)計等幾個階段，但各階段不是絕對分開的，有時是交叉進行的。 基于單片機控制的多功能計時器系統(tǒng)的設(shè)計與實現(xiàn) 2 本系統(tǒng)在設(shè)計上特點有如下所示 1） 系統(tǒng)硬件結(jié)構(gòu)結(jié)合應(yīng)用軟件方案一并考慮。因為硬件結(jié)構(gòu)與軟件設(shè)計方案會產(chǎn)生相互影響，我們考慮的原則是：軟件能實現(xiàn)的功能盡可能由軟件來實現(xiàn)，以簡化硬件結(jié)構(gòu)。但必須注意如用軟件來實現(xiàn)的硬件功能，其響 應(yīng)時間要比直接用硬件來實現(xiàn)花的時間長，而且占用 CPU 時間。因此，選擇軟件方案時，要考慮到這此因素。 2） 整個系統(tǒng)中相關(guān)的器件要盡可能做到性能匹配。 3） 可靠性及抗干擾設(shè)計是硬件系統(tǒng)設(shè)計不可缺少的一部分，它包括芯片、器件選擇、去耦濾波、印刷電路板布線、通道隔離等。 4） 單片機外接電路較多時，必須考慮其驅(qū)動能力。驅(qū)動能力不足時，系統(tǒng)工作不可靠，解決的辦法是增加驅(qū)動能力，增設(shè)線驅(qū)動器或者減少芯片功耗，降低總線負(fù)載。 本電路的硬件設(shè)計包括：加 1 電路、減 1 電路、復(fù)位電路、振蕩電路與驅(qū)動電路、顯示電路等。 在完成各個單元電路的設(shè)計 與調(diào)試后，我們與軟件系統(tǒng)進行了聯(lián)調(diào)，且達(dá)到了一個較為理想的結(jié)果。 單片機控制的多功能計時器系統(tǒng) 總體開發(fā)與設(shè)計的流程圖 如圖 2 所示。 基于單片機控制的多功能計時器系統(tǒng)的設(shè)計與實現(xiàn) 3 圖 2 單片機控制的多功能計時器系統(tǒng) 總體開發(fā)與設(shè)計的流程圖 第二章 系統(tǒng)硬件電路設(shè)計 2 . 1 硬件系統(tǒng)設(shè)計應(yīng)考慮的問題 本 單 片機 控 制的 多功 能計 時 器系 統(tǒng) 在 硬 件系 統(tǒng)設(shè) 計上 主 要考 慮 下列幾點： (1) 盡可能選擇典型電路 (2) 系統(tǒng)的擴充與外圍裝置，應(yīng)充分滿足應(yīng)用系統(tǒng)的要求，并留一些擴充槽，以便進行二次開發(fā)。 (3) 硬件結(jié)構(gòu)應(yīng)結(jié)合應(yīng)用軟件一并考慮。軟件有執(zhí)行的功能盡可能由軟件來執(zhí) 行，以簡化硬件結(jié)構(gòu)。但必須注意，由軟件執(zhí)行硬件的功能，其響應(yīng)時間比直接使用硬件要長，且占用 CPU 時間。 (4) 整個系統(tǒng)器件盡可能做到性能匹配。 (5) 可靠性及抗干擾設(shè)計是硬件設(shè)計極其重要的部分，包括器件選擇、電路板布線、通道隔離等。 (6) 單片機微處理器外接電路較多時，必須考慮其驅(qū)動能力，驅(qū)動能力不足時，系統(tǒng)工作不可靠。解決辦法是增加驅(qū)動能力，或減少 IC 功耗，降低總線負(fù)載。 2 . 2 電路各部分硬件電路介紹 1） 單片機控制的多功能計時器系統(tǒng)的設(shè)計 總體框圖如圖 3 所示。 圖 3 單片機控制的多功能計時器 系統(tǒng)的設(shè)計總體框圖 2） 控制核心采用目前較為流行的、且價格低廉的 89C51 為控制核心，主要包括：單片機電路、加 1 電路、減 1 電路、復(fù)位電路、振蕩電路、數(shù)字驅(qū)動與顯示電路 ，下面我們一一進行闡明。 硬件電路原理圖如圖 4 所 示。 基于單片機控制的多功能計時器系統(tǒng)的設(shè)計與實現(xiàn) 4 圖 4 硬件電路原理圖 2 . 2 . 1 單片機 AT89C51 及其特點 本系統(tǒng)以單片機 AT89C51 為控制核心， AT89C51 是一種帶 4K字節(jié)閃爍可編程可擦除只讀存儲器（ FPEROM— Falsh Programmable and Erasable Read Only Memory）的低電壓，高性能 CMOS8 位微處理器，俗稱單片機。單片機的可擦除只讀存儲器可以反復(fù)擦除100 次。該器件采用 ATMEL 高密度非易失存儲器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容。由于將多功能 8 位CPU 和閃爍存儲器組合在單個芯片中， ATMEL 的 AT89C51 是一種高效微控制器。 AT89C 單片機為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。 1．主要特性： 與 MCS51 兼容 4K 字節(jié)可編程閃爍存儲器 壽命： 1000 寫 /擦循環(huán) 數(shù)據(jù)保留時間： 10 年 全靜態(tài)工作： 0Hz24Hz 三級程序存儲器鎖定 基于單片機控制的多功能計時器系統(tǒng)的設(shè)計與實現(xiàn) 5 128*8 位內(nèi)部 RAM 32 可編程 I/O 線 兩個 16 位定時器 /計數(shù)器 5 個中斷源 可編程串行通道 低功耗的閑置和掉電模式 片內(nèi)振蕩器和時鐘電路 圖 4 89C2051 引腳排列圖和主要參數(shù) 2．管腳說明 ： VCC：供電電壓。 GND：接地。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL門電流。當(dāng) P1 口的管腳第一次寫 1 時，被定義為高阻輸入。 P0 能夠 用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口，當(dāng) FIASH 進行校驗時，P0 輸出原碼，此時 P0 外部必須被拉高。 P1 口： P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口，P1 口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入， P1 口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗時， P1 口作為第八位地址接收。 P2 口： P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2口緩沖器可接 收，輸出 4 個 TTL 門電流，當(dāng) P2 口被寫“ 1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2口當(dāng)用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時， P2 口輸出地址的高八位。在給出地址“ 1”時，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對外部八位地址數(shù)據(jù)存儲器進行讀寫時， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P3 口： P3 口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個 TTL 門電 流。當(dāng) P3 口寫入“ 1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口也可作為 AT89C51 的一些特殊功能口，如下表所示： 口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0 外部輸入） 基于單片機控制的多功能計時器系統(tǒng)的設(shè)計與實現(xiàn) 6 T1（記時器 1 外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） P3 口同時為閃爍編程和編程校驗接收一些控制信號。 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時，要保持 RST 腳兩個機器周期的高電平時間。 ALE/PROG：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 /PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN 信號將不出現(xiàn)。 /EA/VPP：當(dāng) /EA 保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式 1時， /EA 將內(nèi)部鎖定為 RESET；當(dāng) /EA 端保持高電平時，此間內(nèi)部程序存儲 器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出。 3．芯片擦除： 整個 PEROM 陣列和三個鎖定位的電擦除可通過正確的控制信號組合，并保持 ALE 管腳處于低電平 10ms 來完成。在芯片擦操作中，代碼陣列全被寫“ 1”且在任何非空存儲字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行。 此外， AT89C51 設(shè)有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模 式下， CPU 停止工作。但 RAM，定時器，計數(shù)器，串口和中斷系統(tǒng)仍在工作。在掉電模式下，保存 RAM 的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個硬件復(fù)位為止。 2 . 2 . 2 振蕩器 電路 單片機振蕩器電路如圖所指示。 基于單片機控制的多功能計時器系統(tǒng)的設(shè)計與實現(xiàn) 7 XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內(nèi)振蕩器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時鐘源驅(qū)動器件， XTAL2 應(yīng)不接。有余輸入至內(nèi)部時鐘信號要通過一個二分頻觸發(fā)器，因此對外部時鐘信號的脈寬無任何要求，但必須保證脈沖的高低電平要求的寬度。 如圖（５）所示： 圖（５）振蕩電路 2 . 2 . 3 復(fù)位電路 ： MCS51 單片機的復(fù)位條件是在 RST 端出現(xiàn)正脈沖，并能保持10ms 以上的高電平，其復(fù)位電路一般采用上電復(fù)位和開關(guān)復(fù)位兩種形式，本系統(tǒng)復(fù)位如圖 ６ 所示： 圖 ６ 系統(tǒng)復(fù)位電路 2 . 2 . 4 驅(qū)動 與顯示電路 １ .緩沖器 74LS244 本系統(tǒng)為了加大驅(qū)動顯示能力采用 74LS244 作為驅(qū)動器， 74LS244是一種三態(tài)輸出的八緩沖器和線驅(qū)動器。 74LS244 緩沖器主 要用于三態(tài)輸出的存儲地址驅(qū)動器、時鐘驅(qū)動器和 總 線 定向 接 收器 等 。 其管 腳 圖 如圖 7 所 指示 ， 參 數(shù)表 如 表174LS244 是三態(tài)輸出的八緩沖器，由 2 組、每組四路輸入、輸出基于單片機控制的多功能計時器系統(tǒng)的設(shè)計與實現(xiàn) 8 構(gòu)成。每組有一個控制端，由控制端的高或低電平?jīng)Q定該組數(shù)據(jù)被接通還是斷開 。 圖 7 74LS244 管腳排列圖 ２ .２ .5 數(shù)碼管顯示電路 本系統(tǒng)數(shù)碼管顯示電路如圖 所示，采用 6 個數(shù)碼管，數(shù)碼管管腳排列圖如圖所指示，在電子鐘里能分別顯示小時，分和秒，如，在電子秒表中，分別顯示，分，表和毫秒，如 . dpecdfgba. dpdee d c dp1 2 3 4 5bafg10 9 8 7 6bafg 數(shù)碼管管腳排列圖 在本系統(tǒng)中，由于用到的 LED 顯示器的位數(shù)較多時，為減少 I/O口數(shù)目，簡化電路，降低成本， 我們在 LED 顯示器采用動態(tài)顯示方式 ， 如圖 8 所示。 基于單片機控制的多功能計時器系統(tǒng)的設(shè)計與實現(xiàn) 9 動態(tài) LED 顯示器接口及工作原理 動態(tài) LED 顯