第四講淀積工藝(半導(dǎo)體制造技術(shù))(已修改)
2025-02-23 05:50 本頁面
【正文】 電信學(xué)院微電子教研室半導(dǎo)體制造技術(shù)by Michael Quirk and Julian Serda淀 積電信學(xué)院微電子教研室半導(dǎo)體制造技術(shù)by Michael Quirk and Julian Serda概 述 薄膜淀積是芯片加工過程中一個(gè)至關(guān)重要的工藝步驟，通過淀積工藝可以在硅片上生長(zhǎng)導(dǎo)各種 導(dǎo)電薄膜層 和 絕緣薄膜層 。 各種不同類型的薄膜淀積到硅片上，在某些情況下，這些薄膜成為器件結(jié)構(gòu)中的一個(gè)完整部分，另外一些薄膜則充當(dāng)了工藝過程中的犧牲品，并且在后續(xù)的工藝中被去掉。 本章將討論薄膜淀積的原理、過程和所需的設(shè)備，重點(diǎn)討論 SiO2和 Si3N4等絕緣材料薄膜以及多晶硅的淀積。金屬和金屬化合物薄膜的淀積將在第 13章中介紹。電信學(xué)院微電子教研室半導(dǎo)體制造技術(shù)by Michael Quirk and Julian Serda目 標(biāo)通過本章的學(xué)習(xí)，將能夠：1. 描述出多層金屬化。敘述并解釋薄膜生長(zhǎng)的三個(gè)階段。2. 提供對(duì)不同薄膜淀積技術(shù)的慨況。3. 列舉并描述化學(xué)氣相淀積（ CVD）反應(yīng)的 8個(gè)基本步驟，包括不同類型的化學(xué)反應(yīng)。4. 描述 CVD反應(yīng)如何受限制，解釋反應(yīng)動(dòng)力學(xué)以及 CVD薄膜摻雜的效應(yīng)。5. 描述不同類型的 CVD淀積系統(tǒng)，解釋設(shè)備的功能。討論某種特定工具對(duì)薄膜應(yīng)用的優(yōu)點(diǎn)和局限。6. 解釋絕緣材料對(duì)芯片制造技術(shù)的重要性，給出應(yīng)用的例子。7. 討論外延技術(shù)和三種不同的外延淀積方法。8. 解釋旋涂絕緣介質(zhì)。 電信學(xué)院微電子教研室半導(dǎo)體制造技術(shù)by Michael Quirk and Julian SerdaMSI時(shí)代 nMOS晶體管的各層膜p+ silicon substratep epi layer場(chǎng)氧化層n+ n+ p+ p+nwellILD 氧化硅墊氧化層氧化硅氮化硅頂層?xùn)叛趸瘜觽?cè)墻氧化層金屬前氧化層Poly金屬多晶 金屬Figure 電信學(xué)院微電子教研室半導(dǎo)體制造技術(shù)by Michael Quirk and Julian Serda引 言 從 MSI到 LSI時(shí)代，芯片的設(shè)計(jì)和加工相對(duì)較為直接，上圖給出了制作一個(gè)早期 nMOS所需的淀積層。圖中器件的特征尺寸遠(yuǎn)大于 1181。m。如圖所示，由于特征高度的變化，硅片上各層并不平坦，這將成為 VLSI時(shí)代所需的多層金屬高密度芯片制造的限制因素。 隨著特征尺寸越來越小，在當(dāng)今的高級(jí)微芯片加工過程中，需要 6層甚至更多的金屬來做連接（第六頁的圖），各金屬之間的絕緣就顯得非常重要，所以，在芯片制造過程中，淀積可靠的薄膜材料至關(guān)重要。薄膜制備是硅片加工中的一個(gè)重要工藝步驟。 電信學(xué)院微電子教研室半導(dǎo)體制造技術(shù)by Michael Quirk and Julian SerdaULSI硅片上的多層金屬化Figure 鈍化層 壓點(diǎn)金屬p+ Silicon substrateViaILD2ILD3ILD4ILD5M1M2M3 M4p Epitaxial layerp+ILD6LI oxideSTInwell pwellILD1Poly gaten+ p+ p+ n+n+LI metal電信學(xué)院微電子教研室半導(dǎo)體制造技術(shù)by Michael Quirk and Julian Serda芯片中的金屬層Photo 電信學(xué)院微電子教研室半導(dǎo)體制造技術(shù)by Michael Quirk and Julian Serda? 薄膜淀積 半導(dǎo)體器件工藝中的 “薄膜 ”是一種固態(tài)薄膜，薄膜的種類和制備方法在第四章中已作過簡(jiǎn)單介紹。 薄膜淀積是指任何在硅片襯底上物理淀積一層膜的工藝，屬于薄膜制造的一種工藝，所淀積的薄膜可以是導(dǎo)體、絕緣材料或者半導(dǎo)體材料。比如二氧化硅（ SiO2）、氮化硅（ Si3N4）、多晶硅以及金屬（ Cu、 W） . 電信學(xué)院微電子教研室半導(dǎo)體制造技術(shù)by Michael Quirk and Julian Serda固態(tài)薄膜Silicon substrateOxide寬長(zhǎng)厚與襯底相比薄膜非常薄Figure 電信學(xué)院微電子教研室半導(dǎo)體制造技術(shù)by Michael Quirk and Julian Serda薄膜特性? 好的臺(tái)階覆蓋能力? 填充高的深寬比間隙的能力? 好的厚度均勻性? 高純度和高密度? 受控制的化學(xué)劑量? 高度的結(jié)構(gòu)完整性和低的膜應(yīng)力? 好的電學(xué)特性? 對(duì)襯底材料或下層膜好的黏附性電信學(xué)院微電子教研室半導(dǎo)體制造技術(shù)by Michael Quirk and Julian Serda膜對(duì)臺(tái)階的覆蓋 我們期望膜在硅片表面上厚度一致，但由于硅片表面臺(tái)階的存在，如果淀積的膜在臺(tái)階上過渡的變薄，就容易導(dǎo)致高的膜應(yīng)力、電短路或在器件中產(chǎn)生不希望的誘生電荷。應(yīng)力還可能導(dǎo)致襯底發(fā)生凸起或凹陷的變形。共形臺(tái)階覆蓋 非共形臺(tái)階覆蓋均勻厚度電信學(xué)院微電子教研室半導(dǎo)體制造技術(shù)by Michael Quirk and Julian Serda高的深寬比間隙可以用深寬比來描述一個(gè)小間隙（如槽或孔），深寬比定義為間隙的深度和寬度的比值 (見下圖 )深寬比 = 深度 寬度= 2 1深寬比 = 500 197。 250 197。500 197。D250 197。WFigure 電信學(xué)院微電子教研室半導(dǎo)體制造技術(shù)by Michael Quirk and Julian Serda高的深寬比間隙Photograph courtesy of Integrated Circuit EngineeringP
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1