半導(dǎo)體制造技術(shù)第十七章(已修改)
2025-05-31 01:07 本頁(yè)面
【正文】 半導(dǎo)體制造技術(shù) 陳弈星 第十七章 離子注入 本章目標(biāo) 1. 解釋摻雜在硅片制造過(guò)程中的目的和應(yīng)用 . 2. 討論雜質(zhì)擴(kuò)散的原理和過(guò)程 . 3. 對(duì)離子注入有整體的認(rèn)識(shí)，包括優(yōu)缺點(diǎn) . 4. 討論劑量和射程在離子注入中的重要性 . 5. 列舉離子注入機(jī)的５個(gè)主要子系統(tǒng) . 6. 解釋離子注入中的退火效應(yīng)和溝道效應(yīng) . 7. 描述離子注入的各種應(yīng)用 . 受主雜質(zhì) I I IA 族 (P Typ e) 半導(dǎo)體 IVA 族 施主雜質(zhì) VA 族 (N Typ e) 元素 原子序數(shù) 元素 原子序數(shù) 元素 原子序數(shù) Boron (B) 5 Carbon 6 Nitr ogen 7 Alu m inu m 13 Sil ic on (Si) 14 Phosph orus ( P) 15 Gall ium 31 Germ ani u m 32 Arsenic ( As ) 33 Indi um 49 Tin 50 鏑 51 Table 半導(dǎo)體常用雜質(zhì) 雜質(zhì)改變半導(dǎo)體的導(dǎo)電性 具有摻雜區(qū)的 CMOS結(jié)構(gòu) nchannel Transistor pchannel Transistor LI oxide p– epitaxial layer p+ silicon substrate STI STI STI n+ p+ pwell nwell p+ p– p+ p– p+ n+ n– n+ n– n+ A B C E F D G H K L I J M N O n+ n n++ p+ p p++ Figure CMOS制作中的一般摻雜工藝 工藝步驟 雜質(zhì) 方法 A. p+ Sili con Subs trate B Diffusio n B. p Epit ax i al La yer B Diffusio n C. 倒摻雜 n W el l P Io n Impl an t D. 倒摻雜 p w el l B Io n Impl an t E. p Chan nel Punch th r oug h P Io n Impl an t F. p C hannel Thre sho ld Vol tage (VT) Adjus t P Io n Impl an t G. p Channel Pun ch th r oug h B Io n Impl an t H. p Channel VT Adj ust B Io n Impl an t I. n Channel Li gh tly Dope d D r ain (LD D) As Io n Impl an t J. n C hannel So urce/ Dra in (S /D ) As Io n Impl an t K. p Channel LDD BF2 Io n Impl an t L. p C hannel S/D BF2 Io n Impl an t M. Sil ic on Si Io n Impl an t N. D op ed P olysi li con P or B Io n Impl an t or Diff usio n O. Doped SiO2 P o r B Io n Impl an t or Diff usio n 熱載流子效應(yīng) ? 在小尺寸 MOSFET 中，不大的源 漏電壓即可在漏極端附近處形成很高的電場(chǎng)；特別是，當(dāng) MOSFET 工作于電流飽和的放大狀態(tài)時(shí)，溝道在漏極附近處被夾斷（耗盡），其中存在強(qiáng)電場(chǎng)；隨著源 漏電壓的升高、以及溝道長(zhǎng)度的縮短，夾斷區(qū)中的電場(chǎng)更強(qiáng)。這時(shí)，通過(guò)夾斷區(qū)的載流子即將從強(qiáng)電場(chǎng)獲得很大的漂移速度和動(dòng)能，就很容易成為熱載流子，同時(shí)這些熱載流子與價(jià)電子碰撞時(shí)還可以產(chǎn)生雪崩倍增效應(yīng)。 熱載流子引發(fā)的問(wèn)題 ? 熱載流子穿過(guò)氧化層 硅界面，形成微弱的柵電流并引起氧化層內(nèi)正電荷積累，使 NMOS閾值電壓減小， PMOS閾值電壓增大，改變了器件的性能。 ? 碰撞形成的空穴朝襯底運(yùn)動(dòng)，形成比柵電流大幾個(gè)數(shù)量級(jí)的襯底電流，產(chǎn)生的壓降使源和襯底之間的 PN結(jié)正偏，形成 “ 源 襯底 漏 ” 寄生 NPN，可能導(dǎo)致源漏擊穿或是閂鎖效應(yīng)。 短溝道效應(yīng) ? 當(dāng) MOS的溝道長(zhǎng)度與漏極耗盡區(qū)的厚度在一個(gè)數(shù)量級(jí)上，則該 MOS器件可以稱為短溝道器件。短溝道效應(yīng)會(huì)引起兩種物理現(xiàn)象： ? 1）限制溝道中的電子漂移特性 ? 2）閾值電壓改變 離子注入在硅片流程中 Used with permission from Lance Kinney, AMD Implant Diffusion Test/Sort Etch Polish Photo Completed wafer Unpatterned wafer Wafer start Thin Films Wafer fabrication (frontend) Hard mas
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1