【正文】 微處理器系統結構與嵌入式系統設計 電子科技大學 通信與信息工程學院 第 4章 總線技術與總線標準 4學時 1 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 第 4章 總線技術與總線標準（ 4課時） 總線技術 （掌握） ? 總線技術概述 ? 總線仲裁 ? 總線操作與時序 總線標準 （理解） ? 片內 AMBA總線 ? PCI系統總線 ? 異步串行通信總線 2 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 總線技術 ? 總線是計算機系統中的 信息傳輸通道 ，由系統中各個部件所共享 。 總線的特點在于 公用性， 總線由多條通信線路（線纜）組成 ? 計算機系統通常包含 不同種類的總線 ，在不同層次上為計算機組件之間提供通信通路 ? 采用總線的原因 : ? 非總線結構的 N個設備的互聯線組數為 N*(N1)/2 ? 非總線結構的 M發(fā) N收設備間的互聯線組數為 M*N ? 采 用總線的優(yōu)勢 ?減少部件間連線的數量 ?擴展性好，便于構建系統 ?便于產品更新換代 3 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 總線要素 ? 線路介質 ?種類： 有線（電纜、光纜）、無線（電磁波） ?特性 ? 原始數據傳輸率 ? 帶寬 ? 對噪聲的敏感性： 內部或外部干擾 ? 對失真的敏感性： 信號和傳輸介質之間的互相作用引起 ? 對衰減的敏感性： 信號通過傳輸介質時的功率損耗 ? 總線協議 總線信號： 有效電平、傳輸方向 /速率 /格式等 電氣性能 機械性能 總線時序： 規(guī)定通信雙方的聯絡方式 總線仲裁： 規(guī)定解決總線沖突的方式 如接口尺寸、形狀等 其它： 如差錯控制等 4 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 總線協議組件 5 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 總線分類 按 所處位置 (數據傳送范圍 ) 片內總線 芯片總線 （片間總線、元件級總線） 系統內總線 （插板級總線） 系統外總線 （通信總線） 非通用總線（與具體芯片有關） 通用標準總線 地址總線 控制總線 按 總線功能 數據總線 并行總線 串行總線 按 數據格式 按 時序關系 (握手方式 ) 同步 異步 半同步 同步 異步 6 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 ④ 外部總線、 (系統 )外總線 如并口、串口 ③ 系統總線、 (系統 )內總線 如 ISA、 PCI ② 片 (間 )總線 三總線形式 ① 片內總線 單總線形式 計算機系統的四層總線結構 運算器 寄存器 控制器 CPU 存儲芯片 I/O芯片 主板 擴展 接口板 擴展 接口板 計算機系統 其 他 計算機 系 統 其 他 儀 器 系 統 7 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 總線的組織形式 ?組織形式：單總線、雙總線，多級總線 ?單總線 ?特征：存儲器和 I/O分時使用 同一總線 ?優(yōu)點：結構簡單，成本低廉，易于擴充 ?缺點：帶寬有限，傳輸率不高（可能造成物理長度過長） 8 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 雙總線 ? 特征：存儲總線 +I/O總線 ? 優(yōu)點：提高了 總線帶寬和數據傳輸速率 ，克服單總線共享的限制，以及存儲 /IO訪問速度不一致而對總線的要求也不同的矛盾 ? 缺點： CPU繁忙 9 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 多級總線 ? 特征：高速外設和低速外設分開使用不同的總線 ? 優(yōu)點：高效，進一步提高系統的傳輸帶寬和數據傳輸速率 ? 缺點：復雜 10 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 微機的典型多級總線結構 存儲總線 高速 IO總線 低速 IO總線 11 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 12 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 微機系統中的內總線（插板級總線） 13 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 微機系統中的外總線（通信總線） 14 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 總線分類 按 所處位置 (數據傳送范圍 ) 片內總線 芯片總線 （片間總線、元件級總線） 系統內總線 （插板級總線） 系統外總線 （通信總線） 非通用總線（與具體芯片有關） 通用標準總線 地址總線 控制總線 按 總線功能 數據總線 并行總線 串行總線 按 數據格式 按 時序關系 (握手方式 ) 同步 異步 半同步 同步 異步 15 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 三總線 MPU RAM ROM I/O接口 外設 AB DB CB 哈佛體系結構 DSP 程序 數據 I/O接口 外設 程序地址 數據讀地址 數據寫地址 程序讀總線 數據讀總線 程序 /數據寫 數據 程序 馮 ?諾依曼體系結構 16 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 典型的控制信號 ? 總線的控制信號 ?存儲器寫信號 ?存儲器讀信號 ?I/O寫信號 ?I/O讀信號 ?總線請求信號 ?總線授予信號 ?中斷請求信號 ?中斷應答信號 ?時鐘信號 ?復位信號 17 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 總線隔離與驅動 ? 不操作時把功能部件與總線隔離 ?同一時刻只能有一個部件發(fā)送數據到總線上 ? 提供驅動能力 ?數據發(fā)送方必須提供足夠的電流以驅動多個部件 ? 提供鎖存能力 ?具有信息緩存和信息分離能力 18 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 總線電路中常用器件 ? 三態(tài)總線驅動器 ?驅動、隔離 ?單向、雙向 A 0 B 0 8286 OE T A 1 A 2 A 3 A 5 A 4 A 6 A 7 B 1 B 2 B 3 B 5 B 4 B 6 B 7 19 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 鎖存器 ? 信息緩存（有時也具有驅動能力） ? 信息分離（地址與數據分離） STB DI0 DI1 直通 保持 高阻 DO0 DO1 DO 0 DO 1 DO 2 DO 3 DO 4 DO 5 DO 6 DO 7 STB V CC 8282 1 2 3 4 5 6 7 8 9 10 20 19 18 17 16 15 14 13 12 11 DI 1 DI 2 DI 3 DI 4 DI 5 DI 6 DI 7 OE GND DI 0 OE 20 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 微機系統的三總線結構 CLKREA DYR E S E TMXMN/ MIO /RDWRRDT/DENA L E70 ADAD ～198 AA ～ 8 2 8 2鎖 存 器( 1 、 2 或 3 )STBOE8 2 8 6收 發(fā) 器( 1 )8 2 8 4 時 鐘RESRDY等 待 狀 態(tài)發(fā) 生 器CCVINTAGNDA D D R / D A T AOETDAT A地 址 總 線數 據 總 線C P UCCVGND21 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 最小模式總線連接 22 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統結構與嵌入式系統設計 M/IO 高 M 低 IO CLK T1 T2 T3 T4 A15~0 ALE A19~A16/S6~S3 S6 ~ S3 A19~A16 AD15~AD0 A15 ~ 0 D15~ 0 CPU讀存儲器 /IO的時序圖 RD DT/R D