amba_總線_介紹(已修改)
2025-03-18 08:49 本頁(yè)面
【正文】 AMBA 總線 2 SEP3203 3 目錄 AMBA總線概述 AHB APB 不同 IP之間的互連 4 系統(tǒng)總線簡(jiǎn)介 系統(tǒng)芯片中各個(gè)模塊之間需要有接口來(lái)連接 總線作為子系統(tǒng)之間共享的通信鏈路 優(yōu)點(diǎn) 低成本 方便易用 缺點(diǎn) 會(huì)造成性能瓶頸 5 AMBA介紹 Advanced Microcontroller Bus Architecture 片上總線的標(biāo)準(zhǔn) 定義了三種總線 AHB (Advanced Highperformance Bus) ASB (Advanced System Bus) APB (Advanced Peripheral Bus) 6 AMBA發(fā)展歷史 AMBA ASB 和 APB AMBA AHB, ASB 和 APB AMBA AMBA Advanced eXtensible Interface (AXI) 7 一個(gè)典型的 AMBA系統(tǒng) 處理器和其它主設(shè)備 /從設(shè)備都是可以替換的 8 AHB 高速總線，高性能 流水線操作 可支持多個(gè)總線主設(shè)備（最多 16個(gè)） 支持 burst傳輸 總線帶寬： 1 3 6 128bits 上升沿觸發(fā)操作 對(duì)于一個(gè)新設(shè)計(jì)建議使用 AHB 9 ASB 高速總線 流水線操作 支持多個(gè)總線主設(shè)備 支持 burst傳輸 總線帶寬： 1 32bits 三態(tài)、雙向總線 （不適于做 DFT） 下降沿或者上升沿觸發(fā) 10 APB 低速總線、低功耗 接口簡(jiǎn)單 在 Bridge中鎖存地址信號(hào)和控制信號(hào) 適用于多種外設(shè) 上升沿觸發(fā) 11 AHB組成部分 AHB 主設(shè)備（ master） 初始化一次讀 /寫操作 某一時(shí)刻只允許一個(gè)主設(shè)備使用總線 uP、 DMA、 DSP、 LCDC … AHB從設(shè)備（ slave） 響應(yīng)一次讀 /寫操作 通過(guò)地址映射來(lái)選擇使用哪一個(gè)從設(shè)備 外部存儲(chǔ)器控制器 EMI、 APB bridge、 UART、 … AHB仲裁器（ arbiter） 允許某一個(gè)主設(shè)備控制總線 在 AMBA協(xié)議中沒有定義仲裁算法 AHB譯碼器（ decoder） 通過(guò)地址譯碼來(lái)決定選擇哪一個(gè)從設(shè)備 12 APB組成部分 AHB2APB Bridge 可以鎖存所有的地址、數(shù)據(jù)和控制信號(hào) 進(jìn)行二級(jí)譯碼來(lái)產(chǎn)生 APB從設(shè)備選擇信號(hào) APB總線上的所有其他模塊都是 APB從設(shè)備 不是流水線方式 接口是零功耗 13 AMBA協(xié)議其他有關(guān)問(wèn)題 與工藝無(wú)關(guān) 沒有定義電氣特性 僅在時(shí)鐘周期級(jí)定義時(shí)序 提取時(shí)序參數(shù)依賴于所采用的工藝和工作頻率 14 目錄 AMBA總線概述 AHB APB 不同 IP之間的互連 15 AHB總線互連 16 AHB傳輸 發(fā)起一個(gè)請(qǐng)求給仲裁器 驅(qū)動(dòng)地址和控制信號(hào) 允許某個(gè)主設(shè)備控制總線 僅選中的從設(shè)備響應(yīng)地址/控制信號(hào) 拉高 HREADY信號(hào)，總線傳輸完成 17 Dummy/Default Master Dummy Master Granted when all masters SPLIT Generates IDLE cycles only Typically Master 0 Granted when Locked master gets SPLIT response Implement as part of Address/Control Mux Default Master Granted when no master requires bus Generally master most likely to require bus Generates IDLE cycles when not requesting bus Avoids minimum 2 cycle Arbitration period Immediate access to bus 18 Default Slave Slave 3 (APB) Default Slave 0x0000_0000 0xFFFF_FFFF case HADDR is when …. = HSELebi = ‘1’。 when …. = HSELsram = ‘1’。 when …. = HSELapb = ‘1’。 when others = HSELdefault = ‘1’。 end case。 Decoder logic Slave 2 (Internal Memory) Default_Slave logic case HTRANS is when IDLE|BUSY = HRESP = OKAY。 when others = HRESP = ERROR。 end case。 Slave 1 (External) 0xCFFF_FFFF 0xC000_0000 0x5000_F
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1