觸發(fā)器與鎖存器word版(已修改)
2025-08-30 16:30 本頁面
【正文】 一、鎖存器鎖存器（latch）對脈沖電平敏感，在時鐘脈沖的電平作用下改變狀態(tài)鎖存器是電平觸發(fā)的存儲單元，數(shù)據(jù)存儲的動作取決于輸入時鐘（或者使能）信號的電平值，僅當(dāng)鎖存器處于使能狀態(tài)時，輸出才會隨著數(shù)據(jù)輸入發(fā)生變化。鎖存器不同于觸發(fā)器，它不在鎖存數(shù)據(jù)時，輸出端的信號隨輸入信號變化，就像信號通過一個緩沖器一樣；一旦鎖存信號起鎖存作用，則數(shù)據(jù)被鎖住，輸入信號不起作用。鎖存器也稱為透明鎖存器，指的是不鎖存時輸出對于輸入是透明的。鎖存器（latch）：我聽過的最多的就是它是電平觸發(fā)的，呵呵。鎖存器是電平觸發(fā)的存儲單元，數(shù)據(jù)存儲的動作取決于輸入時鐘（或者使能）信號的電平值，當(dāng)鎖存器處于使能狀態(tài)時，輸出才會隨著數(shù)據(jù)輸入發(fā)生變化。（簡單地說，它有兩個輸入，分別是一個有效信號EN,一個輸入數(shù)據(jù)信號DATA_IN，它有一個輸出Q，它的功能就是在EN有效的時候把DATA_IN的值傳給Q，也就是鎖存的過程）。應(yīng)用場合：數(shù)據(jù)有效遲后于時鐘信號有效。這意味著時鐘信號先到，數(shù)據(jù)信號后到。在某些運算器電路中有時采用鎖存器作為數(shù)據(jù)暫存器。缺點：時序分析較困難。不要鎖存器的原因有二：鎖存器容易產(chǎn)生毛刺，鎖存器在ASIC設(shè)計中應(yīng)該說比ff要簡單，但是在FPGA的資源中，大部分器件沒有鎖存器這個東西，所以需要用一個邏輯門和ff來組成鎖存器，這樣就浪費了資源。優(yōu)點：面積小。鎖存器比FF快，所以用在地址鎖存是很合適的，不過一定要保證所有的latch信號源的質(zhì)量，鎖存器在CPU設(shè)計中很常見，正是由于它的應(yīng)用使得CPU的速度比外部IO部件邏輯快許多。latch完成同一個功能所需要的門較觸發(fā)器要少，所以在asic中用的較多。 二、觸發(fā)器觸發(fā)器（FlipFlop，簡寫為 FF），也叫雙穩(wěn)態(tài)門，又稱雙穩(wěn)態(tài)觸發(fā)器。是一種可以在兩種狀態(tài)下運行的數(shù)字邏輯電路。觸發(fā)器一直保持它們的狀態(tài)，直到它們收到輸入脈沖，又稱為觸發(fā)。當(dāng)收到輸入脈沖時，觸發(fā)器輸出就會根據(jù)規(guī)則改變狀態(tài)，然后保持這種狀態(tài)直到收到另一個觸發(fā)。 觸發(fā)器（flipflops）電路相互關(guān)聯(lián)，從而為使用內(nèi)存芯片和微處理器的數(shù)字集成電路（IC）形成邏輯門。它們可用來存儲一比特的數(shù)據(jù)。該數(shù)據(jù)可表示音序器的狀態(tài)、計數(shù)器的價值、在計算機(jī)內(nèi)存的ASCII字符或任何其他的信息?！ ∮袔追N不同類型的觸發(fā)器（flipflops）電路具有指示器，如T（切換）、SR（設(shè)置/重置）JK（也可能稱為Jack Kilby）和D（延遲）。典型的觸發(fā)器包括零個、一個或兩個輸入信號，以及時鐘信號和輸出信號。一些觸發(fā)器還包括一個重置當(dāng)前輸出的明確
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1