計(jì)算機(jī)組成原理課程設(shè)計(jì)報告-基于vhdl的樓梯照明燈的控制的實(shí)現(xiàn)(已修改)
2024-11-28 16:04 本頁面
【正文】 基于 VHDL 的樓梯照明燈的控制的實(shí)現(xiàn) 第 1 頁 共 18 頁 1 引 言 以前進(jìn)行樓梯照明燈的控制，需要進(jìn)行模擬電路和數(shù)字電路設(shè)計(jì)，使用的芯片多，電路復(fù)雜，出現(xiàn)問題不易查找，不易進(jìn)行功能擴(kuò)展。隨著 EDA(Electronics Design Automation)技術(shù)的出現(xiàn)，改變了傳統(tǒng)的設(shè)計(jì)電路的方法，人們可以用一片芯片實(shí)現(xiàn)所需要的各種功能，這就是可編程邏輯器件。 與傳統(tǒng)電路設(shè)計(jì)方法相比，可編程邏輯器件功能強(qiáng)大，開發(fā)過程投資小、周期短，可反復(fù)編程修改，保密性極好，開發(fā)工具智能化等特點(diǎn)，特別是隨著電子工藝的不斷改進(jìn)，低成本 FPGAICPLD 器件推陳出新，促使 FPGAICPLD成為當(dāng)今硬件設(shè)計(jì)的首選方式之一。 EDA 關(guān)鍵技術(shù)之一就是采用硬件描述語言對硬件電路進(jìn)行描述，且具有系統(tǒng)級仿真和綜合能力。目前應(yīng)用比較廣泛的硬件描述語言就是VHDL(Very High speed lntegrated Circuit Hardware Description language)。 圖 基于 VHDL 的樓梯照明燈的控制的實(shí)現(xiàn) 第 2 頁 共 18 頁 2 VHDL 簡介 VHDL 的 英 文 全 名 是 VeryHighSpeed Integrated Circuit HardwareDescription Language,誕生于 1982 年。 1987 年底， VHDL 被 IEEE 和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。自 IEEE公布了 VHDL的標(biāo)準(zhǔn)版本， IEEE1076（簡稱 87 版 )之后，各 EDA 公司相繼推出了自己的 VHDL 設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和 VHDL 接口。 此后 VHDL 在電子設(shè)計(jì)領(lǐng)域得到了廣泛的認(rèn)可，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語言。 1993 年， IEEE 對 VHDL 進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展 VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE 標(biāo)準(zhǔn)的 10761993版本，（簡稱 93 版）?，F(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語言。有專家認(rèn)為，在新的世紀(jì)中， VHDL 與 Verilog 語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù) 。 VHDL 語言是一種用于電路設(shè)計(jì)的高級語言。它在 80 年代的后期出現(xiàn)。最初是由美國國防部開發(fā)出來供美軍用來提高設(shè)計(jì)的可靠性和縮減開發(fā)周期的一種使用范圍較小的設(shè)計(jì)語言 。 VHDL 的英文全寫是： VHSIC（ Very High Speed Integrated Circuit） Hardware Description 。因此它的應(yīng)用主要是應(yīng)用在數(shù)字電路的設(shè)計(jì)中。目前，它在中國的應(yīng)用多數(shù)是用在FPGA/CPLD/EPLD 的設(shè)計(jì)中。當(dāng)然在一些實(shí)力較為雄厚的單位，它也被用來設(shè)計(jì) ASIC。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外， VHDL 的語言形式、描述風(fēng)格以及語法是十分類似于一般的計(jì)算機(jī)高級語言。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分 ,及端口 )和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對一個設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn)。 由于 VHDL 已經(jīng)成為 IEEE 標(biāo)準(zhǔn)所規(guī)范的硬件描述語言，目前大多數(shù) EDA 基于 VHDL 的樓梯照明燈的控制的實(shí)現(xiàn) 第 3 頁 共 18 頁 工具幾乎都支持 VHDL，這為 VHDL 的進(jìn)一步推廣和廣泛應(yīng)用奠定了基礎(chǔ)。在硬件電路設(shè)計(jì)過程中，主要的設(shè)計(jì)文件是用 VHDL 編寫的源代碼，因?yàn)?VHDL 易讀和結(jié)構(gòu)化，所以易于修改設(shè)計(jì)。 VHDL 具有多層次的設(shè)計(jì)描述功能，既可以描 述系統(tǒng)級電路，又可以描述門級電路。而描述既可以采用行為描述、寄存器傳輸描述或結(jié)構(gòu)描述，也可以采用三者混合的混合級描述。另外， VHDL 支持慣性延遲和傳輸延遲，還可以準(zhǔn)確地建立硬件電路模型。 VHDL 支持預(yù)定義的和自定義的數(shù)據(jù)類型，給硬件描述帶來較大的自由度，使設(shè)計(jì)人員能夠方便地創(chuàng)建高層次的系統(tǒng)模型。 基于 VHDL 的樓梯照明燈的控制的實(shí)現(xiàn) 第 4 頁 共 18 頁 3 任務(wù)描述及要求 用 VHDL語言描述樓梯燈 試設(shè)計(jì)一個樓梯燈控制裝置。 控制要求：只用一個按鈕控制，當(dāng)按一次按鈕時，樓梯燈亮 4min 后自動熄滅；當(dāng)連續(xù)按二次按鈕時，燈長亮不滅；無論是定時狀 態(tài)，還是燈長亮狀態(tài)，只要按下按鈕的時間超過 2s 時燈熄滅（注意如果按下時間不超過 2s，原狀態(tài)繼續(xù)）。該控制器框圖如圖 1 所示。狀態(tài)機(jī)的狀態(tài)圖如圖 2所示。假設(shè)： KEY=1 表示按鈕按下， KEY=0 表示按鈕跳起。 TD2=1 表示 2s 時間到。 TD240=1 表示 240
研究報告相關(guān)推薦
鄂ICP備17016276號-1