【正文】 廣東海洋大學(xué)數(shù)字電子技術(shù)基礎(chǔ)試題《數(shù)字電子技術(shù)基礎(chǔ)》復(fù)習(xí)題一、判斷題（√）OC門的輸出端接在一起可實現(xiàn)線與。（）單穩(wěn)態(tài)觸發(fā)器的輸出脈沖寬度大于輸入脈沖寬度。（）編碼器的輸出端比輸入端多。（√）電平觸發(fā)的觸發(fā)器存在 “空翻”現(xiàn)象。（√）通常用T（或改接后）觸發(fā)器構(gòu)成同步二進(jìn)制計數(shù)器。（）n變量的全部最小項之和為0。（）（√）（√）非方波信號經(jīng)施密特觸發(fā)器后變?yōu)榉讲ㄐ盘?。（?421BCD碼 = 余3碼－1100 。（√）1TTL反相器輸入端懸空時，輸入端相當(dāng)于接高電平。（√）1一個模十的計數(shù)器也是一個十分頻器。（）1OD門和三態(tài)門均可實現(xiàn)“線與”功能。（）1計數(shù)器和數(shù)值比較器同屬于時序邏輯電路。（√）1數(shù)碼寄存器必須是同步的時序邏輯電路。（）1時序電路和組合電路都具有記憶性。 （√）1一個模為2n的計數(shù)器也是一個2n進(jìn)制的分頻器。（）1最基本的數(shù)字邏輯關(guān)系是與非和或非。（√）1移位寄存器必須是同步的時序邏輯電路。（√）由N個觸發(fā)器組成的寄存器只能寄存N個數(shù)碼。（）2TTL反相器輸入端懸空時，輸出端為高電平。（√）2普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器件。（）2單穩(wěn)態(tài)觸發(fā)器的輸出脈寬是指暫穩(wěn)態(tài)的持續(xù)時間，它由外加觸發(fā)脈沖決定。（√）2格雷碼具有任何相鄰碼只有一位碼元不同的特性。（√）2轉(zhuǎn)換精度和轉(zhuǎn)換速度是衡量ADC和DAC性能優(yōu)劣的主要標(biāo)志。（√）2若逐次逼近型ADC的輸出為8位，設(shè)時鐘脈沖頻率為1MHz，則完成一次轉(zhuǎn)換操作需要10us。（）2對于或門、或非門電路不用的輸入端都可以通過一個電阻接地。（√）2優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼。（）2數(shù)值比較器、寄存器都是組合邏輯電路。（）單穩(wěn)態(tài)觸發(fā)器的分辨時間Td，由外加觸發(fā)脈沖決定。二、填空題將二進(jìn)制數(shù)化為等值的十進(jìn)制和十六進(jìn)制：(1100101)2=(101)10 =(65)16寫出下列二進(jìn)制數(shù)的原碼和補(bǔ)碼：(1011)2=(11011)原=(10101)補(bǔ)輸出低電平有效的3線 – 8線譯碼器的輸入為110時，其8個輸出端的電平依次為 10111111。 寫出JK觸發(fā)器的特性方程：Q*= JQ′+K′Q ；TTL集電極開路門必須外接_上拉電阻_才能正常工作。（35）10=（100011）2。（0101）余3碼=（2）10。寫出右圖所示電路的輸出狀態(tài)。 mi和mj（i≠j）為兩個最小項，則mimj=（0 )。 高阻態(tài)=（）。，1n位二進(jìn)制譯碼器有（2n）個輸出端。1（24）10=（11101000）補(bǔ)碼（用八位二進(jìn)制碼表示）。1=（）。1如果采用二進(jìn)制代碼為200份文件順序編碼，最少需要用（8）位。1和二進(jìn)制數(shù)（）2等值的十進(jìn)制數(shù)是（）。1二進(jìn)制數(shù)（+0000110）2的原碼為（00000110）、反碼為（00000110）、補(bǔ)碼為（00000110）。1邏輯函數(shù)式A⊕0的值為（A）。1邏輯函數(shù)式的最小項之和的形式是（A′B′C+A′BC′+AB′C′+AB′C+ABC′）。1邏輯代數(shù)中的三種基本運算是（與）、（或）、（非）。二進(jìn)制數(shù)（+0110000）2的原碼為（01100000）、反碼為（01100000）、補(bǔ)碼為（01100000）。2二進(jìn)制數(shù)（）2等值的十進(jìn)制數(shù)是（）。2（）10 =（）2 =（）16=（）8421BCD碼 。2十進(jìn)制數(shù)13反碼為10010；補(bǔ)碼為10011。2D觸發(fā)器的特性方程為Q*= D。2最基本的邏輯門電路是 與門、非門、或門。2A/D轉(zhuǎn)換過程要經(jīng)過 采樣、保持、量化 和 編碼 四個步驟完成。2三個D觸發(fā)器構(gòu)成計數(shù)器，最多有效狀態(tài)為 8；若要成十進(jìn)制計數(shù)器，則需要 4個觸發(fā)器，它的無效狀態(tài)有 6個。2（）10 =（）2 =（）16 =（）8421BCD碼 。2十進(jìn)制數(shù)14的反碼為10001；補(bǔ)碼為10010。數(shù)字電路中，存在回差電壓的電路是 施密特觸發(fā)電路 。3n個變量的最小項共有 2n個，所有最小項之和為 1。3有一編碼器其輸入端是8個，則其輸出端為 3。3一個8位數(shù)的D/A它的分辨率是 1∕(281)。34寫出下列觸發(fā)器特性方程： SR觸發(fā)器Q*= S +R′Q ，SR=0（約束條件）。3（）10=（）2（小數(shù)點后面取4位有效數(shù)字）=（）163TS門輸出的三種狀態(tài)為 高電平、低電平、高阻態(tài)。3對于JK觸發(fā)器，若，則構(gòu)成（D）觸發(fā)器，若=1，則構(gòu)成（T’）觸發(fā)器。3（）2=（）10=（）16。 3已知函數(shù)，則F的與非與非表達(dá)式為（（AB’）’（A’B）’）’，與或非表達(dá)式為（（A’+B）（A+B’））’。（46）10=（101110）2=（2E）16=（01000110）8421BCD碼4用CMOS門電路驅(qū)動TTL門電路必須考慮 電流是否匹配 問題。4一個雙輸入端的TTL與非門和一個雙輸入端的CMOS與非門，它們的輸入端均是一端接高電平，另一端通過一個10kW的電阻接地，則TTL與非門輸出為 低電平，CMOS與非門輸出為 高電平。4（+35）10的反碼為00100011；（35）10的補(bǔ)碼為11011101。（用8位二進(jìn)制表示）4A+1 = 1。4已知施密特觸發(fā)器的電壓傳輸特性曲線如圖（2）所示： 圖（2）則該施密特觸發(fā)器的UT+=6V、UT=2V、ΔUT=4V；是反相（同相還是反相）施密特觸發(fā)器。 4一個8位D/，當(dāng)輸入代碼為10000111時，輸出電壓為 。4（84）10=（1010100）2=（54）16=（10000100）8421BCD碼4A⊕1 = ；A⊕0 = A。4邏輯函數(shù)式Y(jié) = A′ BC′ + AC′ + B′C的最小項之和的形式為A′B′C+A′BC′+AB′C′+AB′C+ABC′ 。 50、組合邏輯電路的特點是 任何時刻的輸出只由當(dāng)時的輸入決定，與電路的其它狀態(tài)無關(guān)。5寫出函數(shù)F=A+(BC180。+((CD) 180。) 180。的反函數(shù)F180。=A180。C180。+(AD) 180。5對共陽接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用_低_電平驅(qū)動的七段顯示譯碼器。5一個時序電路，在時鐘作用下，狀態(tài)變化是000010011001101110010011001101110010011….，作為計數(shù)器，為_5_進(jìn)制計數(shù)器,還有_2_個偏離狀態(tài)。5A/D轉(zhuǎn)換過程是通過取樣、保持、量化、編碼四個步驟完成的。三、選擇題余3碼10001000對應(yīng)的8421碼為（A）。A．01010101 使邏輯函數(shù)為0的邏輯變量組合為(D) A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=110標(biāo)準(zhǔn)或與式是由（C）構(gòu)成的邏輯表達(dá)式。 A．與項相或 B. 最小項相或 C. 最大項相與 由或非門構(gòu)成的基本R、S觸發(fā)器，則其輸入端R、S應(yīng)滿足