sdram接口學習(已修改)
2025-08-06 19:17 本頁面
【正文】 SDRAM接口講解 SDRAM: Synchronous Dynamic Random Access Memory 同步動態(tài)隨機存儲器，同步是指 Memory工作需要同步時鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準；動態(tài)是指存儲陣列需要不斷的刷新來保證數(shù)據(jù)不丟失；隨機是指數(shù)據(jù)不是線性依次存儲，而是自由指定地址進行數(shù)據(jù)讀寫 DDR SDRAM： Double Data Rate SDRAM，是雙倍速率同步動態(tài)隨機存儲器 目錄 part1SDRAM內(nèi)存模組結構 part2SDRAM芯片內(nèi)部結構 Part3SDRAM芯片外部結構 part4SDRAM內(nèi)部操作與工作時序 part5SDRAM性能優(yōu)化 part6備注 Part7 參考資料 Part 1 SDRAM內(nèi)存模組結構 PBank（ Physical Bank） ? 內(nèi)存總線等同于 CPU數(shù)據(jù)總線的位寬。單位為 Bit，簡稱 P Bank。 ? 注意： P Bank是 SDRAM及以前傳統(tǒng)內(nèi)存特有的概念 芯片位寬 ：在 SDRAM中，單個芯片的位寬即 每個傳輸周期能提供的數(shù)據(jù)量（ 僅對 SDRAM有效 ） =一個存儲單元位寬 單個芯片的位寬一般都較小，所以為了組成 PBank所需的位寬，就需要多顆芯片并聯(lián)工作。 DIMM： Double Inline Memory Module,雙列內(nèi)存模組。 ? 模組電路板與主板插槽的接口有兩列引腳。 DIMM是 SDRAM集合形式的最終體現(xiàn)，每個 DIMM至少包含一個 P Bank的芯片集合 Part 2 SDRAM芯片內(nèi)部結構 邏輯 Bank（ Logical Bank）： SDRAM芯片內(nèi)部存儲陣列 ? 由于技術、成本、內(nèi)存工作效率 (具體見 part5SDRAM性能優(yōu)化）三方面原因，一個芯片內(nèi)部有多個 LABNK，目前基本為四個 (SDRAM規(guī)范中的最高 LBank數(shù)量） 芯片位寬 （ SDRAM內(nèi)存芯片傳輸一次的數(shù)據(jù)量）： LBank存儲陣列中一個存儲單元的容量 芯片容量 =行數(shù) 列數(shù)（得到一個 LBank的存儲單元數(shù)量） LBank的數(shù)量 位寬（單位 bit） 模組容量 ：相同位寬下，不同芯片的組合會有不同的容量 Part 2 SDRAM芯片內(nèi)部結構 Part3SDRAM芯片外部結構 Part3SDRAM芯片外部結構 Part3SDRAM芯片外
環(huán)評公示相關推薦
鄂ICP備17016276號-1