第1章fpga系統(tǒng)設(shè)計(jì)基礎(chǔ)(已修改)
2025-08-01 08:23 本頁面
【正文】 第 1章 FPGA系統(tǒng)設(shè)計(jì)基礎(chǔ) 內(nèi)容提要 ? 本章介紹了可編程邏輯器件的編程器件工作原理，可編程邏輯器件的基本結(jié)構(gòu)和電路表示方法，現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)方法，優(yōu)秀 FPGA設(shè)計(jì)的重要特征，可編程邏輯器件的一般設(shè)計(jì)流程，基于 MAX十 plusⅡ 的設(shè)計(jì)流程，基于 QuartusⅡ 的設(shè)計(jì)流程，基于 ISE的設(shè)計(jì)流程， Altera的可編程邏輯器件設(shè)計(jì)工具， Xilinx的可編程邏輯器件設(shè)計(jì)工具。 知識(shí)要點(diǎn) ? 可編程邏輯器件 ? FPGA ? 設(shè)計(jì)方法 ? 設(shè)計(jì)流程 ? 設(shè)計(jì)工具。 教學(xué)建議 ? 本章的重點(diǎn)是掌握現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)方法和 FPGA設(shè)計(jì)流程的概念。建議學(xué)時(shí)數(shù)為 2～ 4學(xué)時(shí)。 FPGA的設(shè)計(jì)方法和設(shè)計(jì)流程，需要通過實(shí)際的設(shè)計(jì)過程加深理解。注意不同設(shè)計(jì)工具的特點(diǎn)，注意不同設(shè)計(jì)工具的設(shè)計(jì)流程的相同點(diǎn)和不同點(diǎn)。 FPGA設(shè)計(jì)工具的使用需要在以后章節(jié)中進(jìn)行學(xué)習(xí)。 ? 概述 ? 可編程邏輯器件（ Programmable Logic Device，簡稱為 PLD）是 20世紀(jì) 70年代發(fā)展起來的一種新型邏輯器件，是目前數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件基礎(chǔ)。目前生產(chǎn)和使用的PLD產(chǎn)品主要有 PROM、現(xiàn)場(chǎng)可編程邏輯陣列 FPLA（ Field Programmable Logic Array）、可編程陣列邏輯 PAL（ Programmable Array Logic）、通用陣列邏輯 GAL（ Generic Array Logic）、可擦除的可編程邏輯器件 EPLD（ Erasable Programmable Logic Device）、復(fù)雜可編程邏輯器件 CPLD（ Complex Programmable Logic Device）、現(xiàn)場(chǎng)可編程門陣列 FPGA（ Field Programmable Gate Array）等幾種類型。其中 EPLD、 CPLD、 FPGA的集成度較高，屬于高密度 PLD。 概述 ? 可編程只讀存儲(chǔ)器 PROM（包括 EPROM、EEPROM）其內(nèi)部結(jié)構(gòu)是由 “ 與陣列 ” 和 “ 或陣列 ” 組成。它可以用來實(shí)現(xiàn)任何以 “ 積之和 ”形式表示的各種組合邏輯。 ? 可編程邏輯陣列 PLA是一種基于 “ 與一或陣列 ”的一次性編程器件，由于器件內(nèi)部的資源利用率低，現(xiàn)已不常使用。 ? 可編程陣列邏輯 PAL也是一種基于 “ 與一或陣列 ” 的一次性編程器件組成。 PAL具有多種的輸出結(jié)構(gòu)形式，在數(shù)字邏輯設(shè)計(jì)上具有一定的靈活性。 ? 通用可編程陣列邏輯 GAL是一種電可擦寫、可重復(fù)編程、可設(shè)置加密位的 PLD器件。 GAL器件有一個(gè)可編程的輸出邏輯宏單元 OLMC，通過對(duì) OLMC配置可以得到多種形式的輸出和反饋。比較有代表性的 GAL芯片是 GAL16V GAL20V8和 GAL22V10，這幾種 GAL幾乎能夠仿真所有類型的 PAL器件，并具有 100％的兼容性。 ? 可擦除的可編程邏輯器件 EPLD的基本邏輯單位是宏單元，它由可編程的與一或陣列、可編程寄存器和可編程 I／ O 3部分組成。由于 EPLD特有的宏單元結(jié)構(gòu)、大量增加的輸出宏單元數(shù)和大的與陣列，使其在一塊芯片內(nèi)能夠更靈活性的實(shí)現(xiàn)較多的邏輯功能 ? 復(fù)雜可編程邏輯器件 CPLD是 EPLD的改進(jìn)型器件，一般情況下， CPLD器件至少包含
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號(hào)-1