eda基于vhdl語(yǔ)言的出租車計(jì)價(jià)器課程設(shè)計(jì)(已修改)
2025-07-04 12:32 本頁(yè)面
【正文】 哈爾濱遠(yuǎn)東理工學(xué)院EDA課程設(shè)計(jì) 題 目： 基于VHDL語(yǔ)言出租車計(jì)費(fèi)器 哈爾濱遠(yuǎn)東理工學(xué)院I摘 要 本文介紹了一種采用單片F(xiàn)PGA芯片進(jìn)行出租車計(jì)費(fèi)器的設(shè)計(jì)方法，主要闡述如何使用新興的EDA器件取代傳統(tǒng)的電子設(shè)計(jì)方法，利用FPGA的可編程性，簡(jiǎn)潔而又多變的設(shè)計(jì)方法，縮短了研發(fā)周期，同時(shí)使出租車計(jì)費(fèi)器體積更小功能更強(qiáng)大。本設(shè)計(jì)實(shí)現(xiàn)了出租車計(jì)費(fèi)器所需的一些基本功能，計(jì)費(fèi)包括起步價(jià)、行車?yán)锍逃?jì)費(fèi)、等待時(shí)間計(jì)費(fèi)，同時(shí)考慮到出租車行業(yè)的一些特殊性，更注重了把一些新的思路加入到設(shè)計(jì)中。主要包括采用了FPGA芯片，使用VHDL語(yǔ)言進(jìn)行編程，使其具有了更強(qiáng)的移植性，更加利于產(chǎn)品升級(jí)。關(guān)鍵詞：VHDL 計(jì)費(fèi)器 FPGA AbstractThis paper describes the use of a single chip FPGA for the design of accountingfee machine, mainly on how to use the emerging EDA electronic devices designed to replace traditional methods, using the programmable FPGA, concise and changing the design Ways to shorten the development cycle, so that taxi accountingfee machine in a smaller more powerful. The design and implementation of the taxi accountingfee machine for some basic functions, including billing starting price, driving metered, the waiting time billing, taking into account the special nature of some of the taxi industry, to pay more attention to a number of new Ideas into the design. Mainly including the use of the FPGA chip, the use of VHDL programming, so as to make it a stronger transplanted, and more conducive to product upgrades. Key words: VHDL，accountingfee machine，F(xiàn)PGAII目 錄前 言 1第一部分 設(shè)計(jì)要求 2一、設(shè)計(jì)目的 2二、系統(tǒng)要求 2三、功能描述 2四、補(bǔ)充說(shuō)明 2第二部分 系統(tǒng)設(shè)計(jì)方案 3第三部分 主要模塊設(shè)計(jì) 5一、 計(jì)程計(jì)費(fèi)模塊 5二、顯示模塊 5三、控制模塊 6第四部分 仿真結(jié)果與分析 7一、計(jì)程計(jì)費(fèi)模塊仿真 7二、總體仿真 7第五部分 硬件調(diào)試 8一、引腳鎖定 8二、硬件驗(yàn)證情況 8總結(jié) 10致謝 11參考文獻(xiàn) 12附錄A 電路圖 13一、電路圖 13二、PCB圖 14三、3D仿真圖 15附錄B 程序代碼 17一、top頂層文件 17二、taxi控制模塊 18二、display顯示模塊 20III前 言 隨著出租車行業(yè)的發(fā)展，對(duì)出租車計(jì)費(fèi)器的要求也越來(lái)越高。二十世紀(jì)后半期，隨著集成電路和計(jì)算機(jī)技術(shù)的飛速發(fā)展，數(shù)字系統(tǒng)也得到了飛速發(fā)展，其實(shí)現(xiàn)方法經(jīng)歷了由分立元件、SSI、MSI到LSI、VLSI以及UVLSI的過(guò)程。同時(shí)為了提高系統(tǒng)的可靠性與通用性，微處理器和專業(yè)集成電路(ASIC)逐漸取代了通用全硬件LSI電路，而ASIC以其體積小、重量輕、功耗低、速度快、成本低、保密性好而脫穎而出。目前，業(yè)界大量可編程邏輯器件(PLD)，尤其是現(xiàn)場(chǎng)可編程邏輯器件(FPLD)被大量地應(yīng)用在ASIC的制作當(dāng)中。在可編程集成電路的開發(fā)過(guò)程中，以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)最新成果的電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)主要能輔助進(jìn)行三方面的設(shè)計(jì)工作：IC設(shè)計(jì),電子電路設(shè)計(jì)以及PCB設(shè)計(jì)理想的可編程邏輯開發(fā)系統(tǒng)能符合大量的設(shè)計(jì)要求：它能夠支持不同結(jié)構(gòu)的器件，在多種平臺(tái)運(yùn)行，提供易于使用的界面，并且有廣泛的特征。EDA技術(shù)（即Electronic Design Automation技術(shù)）就是依賴強(qiáng)大的計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言HDL（Hardware Ddscription Langurage）為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、布局布線以及邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。它在硬件實(shí)現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)、IC版圖設(shè)計(jì)、ASIC測(cè)試和封裝、FPGA(Gield Peogrammable Gate Array)/CPLD(Complex
語(yǔ)文相關(guān)推薦
鄂ICP備17016276號(hào)-1