【正文】 編號(hào)畢業(yè)設(shè)計(jì)（論文） 題目：SPI接口的仿真及驗(yàn)證 物聯(lián)網(wǎng)工程 學(xué)院 電子信息工程專業(yè)學(xué) 號(hào) 0703090121 學(xué)生姓名 胥翔 指導(dǎo)教師 虞致國(guó) 副教授 二〇一三年六月摘要摘要 在專用集成電路（ASIC)設(shè)計(jì)技術(shù)以及超大規(guī)模集成電路（VLSI)工藝技術(shù)的飛速發(fā)展的今天，F(xiàn)PGA編程的硬件電路被越來(lái)越多的應(yīng)用于實(shí)現(xiàn)諸如SPI接口等方面。相對(duì)于軟件實(shí)現(xiàn)，硬件具有更多的優(yōu)點(diǎn)。SPI接口技術(shù)是一種高速高效率的串行接口技術(shù), 主要用于擴(kuò)展外設(shè)及其數(shù)據(jù)交換, 已經(jīng)作為一種配置標(biāo)準(zhǔn)。作為一個(gè)標(biāo)準(zhǔn)的接口，SPI具有簡(jiǎn)單方便和節(jié)省系統(tǒng)資源的優(yōu)點(diǎn)，使得大多數(shù)芯片都支持該接口。SPI接口主要應(yīng)用在EEPROM、FLASH、實(shí)時(shí)時(shí)鐘、AD轉(zhuǎn)換器，還有數(shù)字信號(hào)處理器和數(shù)字信號(hào)解碼器之間。SPI接口的全稱是Serial Peripheral Interface，串行外圍接口，是由Motorola公司首先在其MC68HCXX系列處理器上定義的?，F(xiàn)在大部分廠家都是參照Motorola的定義來(lái)設(shè)計(jì)的。因?yàn)闆]有確切的版本協(xié)議，所以不同廠家的SPI接口在技術(shù)上存在一定程度上的差別，甚至?xí)鹌缌x。本文是利用Verilog硬件描述語(yǔ)言編寫出SPI總線的主機(jī)模塊,經(jīng)過Xilinx ISE仿真得出相應(yīng)的仿真波形。根據(jù)仿真波形分析,所設(shè)計(jì)的SPI主機(jī)模塊的功能是正確的，并且在Xilinx ISE中對(duì)該模塊進(jìn)行綜合與實(shí)現(xiàn)。 更多還原關(guān)鍵詞：FPGA；SPI接口；Verilog；Xilinx ISEAbstract In applicationspecific integrated circuit (ASIC) design technology and very large scale integrated circuit (VLSI) technology rapid development today, the FPGA programming of the hardware circuit is more and more used in implementation such as SPI interface. Relative to the software, hardware has more a standard interface, SPI has advantages of simple and convenient and saving system resources, makes the most of the chip is supported by the interface block is mainly used in EEPROM, FLASH, realtime clock, AD converter, and between the digital signal processor and digital signal decoder. SPI Interface is the full name of Serial Peripheral Interface, Serial Peripheral Interface, Motorola is first defined on its MC68HCXX series processors, most manufacturers are now based on the definition of Motorola to design. This paper is to use the Verilog hardware description language to write the SPI bus host module, the simulation of the ModelSim simulation waveform. According to the simulation waveform analysis, the design of SPI host module function is right. Finally in Xilinx ISE in prehensive and the implementation of the module, and pleted verify on the FPGA.Keywords：FPGA ；SPI interface；Verilog；Xilinx ISEI目錄目錄摘要 IAbstract II目錄 i第1章 緒論 1 研究背景 1 1 IP核 1 2 SPI研究的目的及意義 3 3 3 3第2章 SPI原理分析 5 SPI通信總線 5 SPI簡(jiǎn)介 5 SPI的工作模式 6 6 從模式 7 SPI的傳輸模式 7 SPI協(xié)議 8第3章方案論證 11 用FPGA來(lái)設(shè)計(jì)SPI 11 用51系列單片機(jī)實(shí)現(xiàn)SPI 11第4章SPI的電路設(shè)計(jì) 13 13 SPI系統(tǒng)中所用的寄存器 13 SPI速率控制 14 SPI控制狀態(tài)機(jī) 15 SPI程序設(shè)計(jì)流程圖 16第5章仿真及驗(yàn)證 19 19第6章 結(jié)論與展望 21 21 21參考文獻(xiàn) 22致 謝 23附錄A 24iSPI接口的仿真及驗(yàn)證 第1章 緒論 研究背景系統(tǒng)芯片（SoC：Systemonachip）指的是在單個(gè)芯片上集成一個(gè)完整的系統(tǒng)，對(duì)所有或部分必要的電子電路進(jìn)行包分組的技術(shù)。所謂完整的系統(tǒng)一般包括中央處理器、存儲(chǔ)器、以及外圍電路等。 SoC 是與其它技術(shù)并行發(fā)展的，如絕緣硅（SOI），它可以提供增強(qiáng)的時(shí)鐘頻率，從而降低微芯片的功耗。 隨著電子技術(shù)開發(fā)應(yīng)用對(duì)集成電路IC需求量的擴(kuò)大和半導(dǎo)體工藝水平的不斷進(jìn)步，超大規(guī)模集成電路VLSI技術(shù)迅猛發(fā)展。當(dāng)前的半導(dǎo)體工藝水平己經(jīng)達(dá)到了亞微米水平并正在向50nm以下發(fā)展，器件特征尺寸越來(lái)越小，芯片集成規(guī)模越來(lái)越大，數(shù)百萬(wàn)門級(jí)電路可以集成在一個(gè)芯片上，芯片尺寸已從邏輯限制變?yōu)楹副P限制，我們必須找到與常規(guī)集成電路設(shè)計(jì)思想不同的設(shè)計(jì)方式，它就是新世紀(jì)IC設(shè)計(jì)的主流技術(shù)。SOC是微電子設(shè)計(jì)領(lǐng)域的一場(chǎng)革命，從整個(gè)系統(tǒng)的角度出發(fā)，把智能核、信息處理機(jī)制、模型算法、芯片結(jié)構(gòu)、各層次電路直至器件的設(shè)計(jì)緊密結(jié)合起來(lái)，在單個(gè)或少數(shù)幾個(gè)芯片上完成整個(gè)系統(tǒng)的功能，既我們可以把越來(lái)越多的電路設(shè)計(jì)在同一個(gè)芯片中，這里面可能包含有中央處理器(CPU)，嵌入式內(nèi)存(Embedded memory)、數(shù)字信號(hào)處理器(DSP)、數(shù)字功能模塊(Digital function)、模擬功能模塊(Analog function)、模擬數(shù)字轉(zhuǎn)換器(ADC)以及各種外圍配置(USB, MPEG)等等，這是新發(fā)展的SOC技術(shù)。SOC技術(shù)的研究、應(yīng)用和發(fā)展是微電子技術(shù)發(fā)展的一個(gè)新的里程碑。SOC能提供更好的性能、更低的功耗、帶來(lái)了電子系統(tǒng)設(shè)計(jì)與應(yīng)用的革命性新變革，可廣泛應(yīng)用于移動(dòng)電話、硬盤驅(qū)動(dòng)器、個(gè)人數(shù)字助理和手持電子產(chǎn)品、消費(fèi)性電子產(chǎn)品等。SOC是21世紀(jì)電子系統(tǒng)開發(fā)應(yīng)用的新平臺(tái)[1]。 IP核IP（Intelligence Property）是在FPGA設(shè)計(jì)中不可缺少的組成部分，也是自底向上設(shè)計(jì)方法學(xué)的理論基礎(chǔ)。隨著數(shù)字系統(tǒng)設(shè)計(jì)越來(lái)越復(fù)雜，從頭開始設(shè)計(jì)系統(tǒng)中的每一個(gè)模塊是一件十分困難的事，而且會(huì)打打延長(zhǎng)設(shè)計(jì)周期，甚至增加系統(tǒng)的不穩(wěn)定因素。IP的出現(xiàn)使得設(shè)計(jì)過程變得十分簡(jiǎn)單，用戶甚至只需要將不同的模塊連接起來(lái)，就可以實(shí)現(xiàn)一個(gè)完整的系統(tǒng)。這樣對(duì)減少產(chǎn)品的上市時(shí)間、賺取早起的利潤(rùn)十分有利。IP核是指用于產(chǎn)品應(yīng)用專用的集成電路（ASIC）或可編程邏輯器件（FPGA）的邏輯塊或數(shù)據(jù)塊。將一些數(shù)字電路中常用但比較復(fù)雜的功能模塊，如FIR濾波器，SDRAM控制器，PCI接口等設(shè)計(jì)成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動(dòng)。隨著CPDL/FPGA的規(guī)模越來(lái)越大，設(shè)計(jì)越來(lái)越負(fù)雜，使用IP核是一個(gè)發(fā)展趨勢(shì)。隨著HDL的發(fā)展和標(biāo)準(zhǔn)化，世界上出現(xiàn)了一批利用HDL進(jìn)行各種集成電路功能模塊專業(yè)設(shè)計(jì)的公司。其具體任務(wù)是按常用或?qū)Ｓ霉δ?，用HDL來(lái)描述集成電路的功能和結(jié)構(gòu)，并經(jīng)過不同級(jí)別的驗(yàn)證形成不同級(jí)別的IP核模塊，供芯片設(shè)計(jì)人員來(lái)裝配或集成選用。（1） 軟IP核通常使用HDL文本形式提交給用戶，它已經(jīng)過行為級(jí)設(shè)計(jì)優(yōu)化和功能驗(yàn)證，但其中不含有任何具體的物理信息。據(jù)此，用戶可以綜合出正確的門電路級(jí)網(wǎng)表，并可以進(jìn)行后續(xù)結(jié)構(gòu)設(shè)計(jì)，具有強(qiáng)大的靈活性，可以很容易的借助EDA綜合工具將其與其他外部邏輯電路結(jié)合成一體，更具不同的半導(dǎo)體工藝，將其設(shè)計(jì)為具有不同性能的器件。可以商品化的軟IP內(nèi)核的電路結(jié)構(gòu)總門數(shù)一般都在5000門以上。軟IP核又被稱為虛擬器件。（2） 硬IP核是基于某種半導(dǎo)體工藝的物理設(shè)計(jì)，已有固定的拓?fù)洳季趾途唧w工藝，并已經(jīng)過工藝驗(yàn)證，具有保證的性能。其共給 用戶的形式是電路物理結(jié)構(gòu)掩模板圖全套工藝文件，是可以拿來(lái)就用的圈套技術(shù)。（3） 固IP核的設(shè)計(jì)深度介于軟IP內(nèi)核和硬IP內(nèi)核之間，除了完成硬IP內(nèi)核所具有的設(shè)計(jì)外，還完成門電路級(jí)綜合和時(shí)序仿真設(shè)計(jì)環(huán)節(jié)，一般以門電路級(jí)網(wǎng)表形式提交用戶使用。常用的IP內(nèi)核模塊有各種不同的CPU（32/64位結(jié)構(gòu)CISC/RISC結(jié)構(gòu)的CPU或8/16位微控制器/單片機(jī)，如8051等）、32/64位DSP（如320C30）、DRAM、SRAM、EEPROM、FLASH內(nèi)存、A/D、D/A、MPEG/JPEG、USB、PCI、標(biāo)準(zhǔn)接口、網(wǎng)絡(luò)單元、編譯器、編碼/解碼器和模擬器件模塊等。豐富的IP內(nèi)核模塊庫(kù)為快速地設(shè)計(jì)專用集成電路和單片系統(tǒng)以盡快占領(lǐng)市場(chǎng)提供了保證[2]。數(shù)據(jù)傳送有串行傳送和并行傳送兩種方法。 并行傳輸是構(gòu)成字符的二進(jìn)制代碼在并行信道上同時(shí)傳輸?shù)姆绞?。例如?單位代碼字符要用8條信道并行同時(shí)傳輸，一次傳一個(gè)字符，收、發(fā)雙方不存在同步